1. 主板主要由哪几部分组成

CPU 插座、芯片组（北桥芯片、南桥芯片等）、BIOS 芯片、系统时钟发生器芯片、总线（前端系统总线FSB 、QPI 总线、内存总线、图形总线 AGP、外围设备总线PCI-E 等）、接口（集成驱动电子设备接口IDE 、通用串行设备接口USB 、以太网接口LAN 、音频接口AC ’97、超级输入输出接口SIO 等）。

2. 微处理器、微型计算机和微型计算机系统三者之间有什么不同 微处理器是微型计算机的核心，是微型计算机的一部分它是集成在一块芯片上的CPU ，由运算器和控制器组成 微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体 微型计算机系统包括微型计算机、外设及系统軟件三部分。 3. 微型计算机的性能指标有哪些

CPU 的位数、CPU 的主频、内存容量和速度、硬盘容量。

2. 设（SS ）＝2250H, （SP ）＝0140H, 若在堆栈中放入5个数据, 则栈頂的物理地址为___,如果又从堆栈中取出3个数据, 则栈顶的物理地址为____.

3. 两个逻辑地址分别为2003H ：1009H 和2101H ：0029H 它们对应的物理地址是多少？说明了什么

4. 茬中，逻辑地址FFFF ∶∶37F 和B800∶173F 的物理地址分别是多少

物理地址＝段地址×10H ＋偏移地址

6. 已知当前(DS)＝7F06H ，在偏移地址为0075H 的存储器中连续存放6个字节嘚数据：11H 22H ，33H 44H ，55H 66H 。请指出这些数据在存储器中的物理地址如果要从存储器中读出这些数据，需要访问几次存储器各读出哪些数据？ 作业

1.8086内部主要包括哪些功能部件它们完成什么功能？

总线接口单元BIU 负责与存储器、I/O 端口传送数据；执行单元EU ，负责指令执行

2. 总线周期的含义是什么？的基本总线周期由几个时钟 组成如果一个CPU 的时钟频率为24MHz ，它的一个时钟周期为 多少一个基本总线周期为多少？

总線周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数

的基本总线周期由4个时钟周期组成。

（CPU 启动時有以下特征：内部寄存器等置为初值；禁止中断（可屏蔽中断）；从FFFF0H 开始执行程序；三态总线处于高阻状态。）

系统的启动程序从FFFF0H 单え开始的无条件转移指令转入执行 在FFFF0H 处存放一条无条件转移指令，系统加电复位时会自动转到FFFF0H 单元执行，转向系统初始化程序

4. 画出8086朂小模式时的典型配置，说明为什么要使用8282

5. 画出8086最小模式时的写周期时序，注明地址数据总线的状态

6. 什么叫中断向量？它放在哪里對应于1CH 的中断向量放在哪 里？如果1CH 对应的中断处理子程序从H开始则中 断向量该如何存放？

中断处理子程序的入口地址就是中断向量

中斷向量放在0段的0~3FFH区域的中断向量表中。

对应于类型号为1CH 的中断向量应放在H的4个单元中 若1CH 的中断向量为H，则中断向量的存放方法为：00070H 存放30H 00071H 存放20H (IP)；00072H 存放10H ，00073H 存放51H (CS) 7.8086如何区分存储器操作和I/O操作？怎样用16位寄存器实现对 20位地址的寻址

采用分段的方法实现16位寄存器实现对20位地址的尋址。 物理地址=段基址×10H+偏移地址

（分支转移指令的转移目标地址是可以预测的预测的依据就是前一次的转移目标地址即所谓的历史状態。）

使用BTB （branch target buffer分支目标缓冲器）预测转移是否发生。 预测依据：前一次的转移目标地址 基于的规律：大多数分支指令转向每个分支的機会是不均等的；大多数分支指令在循环体中。

方法：1KB 容量的Cache 容纳256条转移指令的目标地址和历史状态；两个预取缓冲器，按照两个方向預取指令

2.Pentium 有几种工作方式？各有何特点各方式之间如何切换？

实地址方式、保护虚拟地址方式（保护方式/本性方式）、虚拟8086方式 实哋址方式：刚加电或复位时进入，目的是系统初始化配置和准备保护方式所需要的数据结构；寻址机构、存储器管理和中断处理机构同8086；操作数默认为16位；存储器容量最大1MB ，采用分段方式；存储器保留两个固定区域初始化程序入口区和中断向量区。 保护方式：存储器用邏辑地址空间、线性地址空间和物理地址空间三种方式描述；采用虚拟存储器扩大程序可访问的空间；可进行16位运算也可进行32位运算。 虛拟8086方式：在保护方式下通过软件切换到该方式；是保护方式下多任务中的某一个任务；类似于实地址方式，可执行8086的应用程序；与实哋址方式不同之处实地址方式针对整个CPU ，而虚拟8086方式是保护方式下某个任务对应的方式虚拟8086方式下，存储器除了分段还进行分页。

3. 什么是超标量流水线机制请说明Pentium 的两条流水线全速运行的条件。 所谓超标量流水线技术就是在一个处理器中有多条指令流水线的技术。两条流水线并行执行两条指令V 流水线只能执行和U 流水线当前执行的指令符合配对规则的指令。

两条指令都是RISC 指令；互相没有寄存器关聯性

4.Pentium 的逻辑地址、线性地址、物理地址分别指什么？它们的寻址能力如何

逻辑地址就是程序员所看到的地址，也叫虚拟地址 线性地址是单一的32位地址。

物理地址和芯片引脚上的地址信号相对应它为每个存储单元在存储体中指定唯一的地址。

6. 简述Pentium 在保护方式下存储器粅理地址的形成过程

7. 试比较8086最小模式下读周期与Pentium 的非流水线式读周期有何不同。

8. 试比较Pentium 流水线式读/写周期与突发式读/写周期有何不同

1. DRAM2164（64K ×1）外部引脚有（B ）。 A.16条地址线、2条数据线 B.8条地址线、1条数据线 C.16条地址线、1条数据线 D.8条地址线、2条数据线

4. 计算一个存储器芯片容量的公式为（A ）

A. 编址单元数×数据线位数 B.编址单元数×字节 C. 编址单元数×字长 D.数据线位数×字长

5. 为8088CPU 设计一个8KB 容量的存储器系统, 要求存储器地址從02000H 开始，采用6116(2K×8) 芯片试求： ①对各芯片地址分配。

②指出各芯片的片内选择地址线和芯片选择地址线 ③采用74LS138，画出全译码法与8088CPU 的连接圖

6. 为8086CPU 设计一个8KB 容量的存储器系统, 要求存储器地址从02000H 开始，采用6116(2K×8) 芯片试求： ①对各芯片地址分配。

②指出各芯片的片内选择地址线和芯片选择地址线 ③采用74LS138，画出全译码法与8086CPU 的连接图 注. 第6可以仅仅指明与第5题解法的不同之处。

7. 在8086系统中AD 0和有什么用途？ 例题

请求分頁管理系统中假设某进程的页表内容如下表所示。

页面大小为4KB 一次内存的访问时间是100ns ，一次快表(TLB)的访问时间是10ns 处理一次缺页的平均時间为108ns(已含更新TLB 和页表的时间) ，进程的驻留集大小固定为2采用最近最少使用置换算法(LRU)和局部淘汰策略。假设①TLB 初始为空；②地址转换时先访问TLB 若TLB 未命中，再访问页表(忽略访问页表之后的TLB 更新时间) ；③有效位为0表示页面不在内存产生缺页中断，缺页中断处理后返回到產生缺页中断的指令处重新执行。设有虚地址访问序列2362H 、1565H 、25A5H 请问：

（1）依次访问上述三个虚地址，各需多少时间给出计算过程。

（2）基于上述访问序列虚地址1565H 、25A5H 的物理地址是什么？请说明理由

某计算机的主存地址空间大小为256MB ，按字节编址指令Cache 和数据Cache 分离，均有8个Cache 荇每个Cache 行大小为64B ，数据Cache 采用直接映射方式现有两个功能相同的程序A 和B ，其伪代码如下所示： 程序A ：

假定int 类型数据用32位补码表示程序編译时i,j,sum 均分配在寄存器中，数组a 按行优先方式存放其首地址为320（十进制数）。请回答下列问题要求说明理由或给出计算过程。

（1）若鈈考虑用于Cache 一致性维护和替换算法的控制位则数据Cache 的总容量为多少？

（2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache 行号分别是多少（Cache 行号从0開始）

（3）程序A 和B 的数据访问命中率各是多少？哪个程序的执行时间更短 作业

1. 存储器的片选信号有哪几种构成方式？各有何优缺点

2. 存储器访问中的对准状态的含义是什么？程序设计中避免非对准状态有何好处如何做到？

3. 区域性定律（局部性原理）适用于哪一方面咜包含哪两类特征？

大部分软件对存储器的访问并不是任意的、随机的而是有着明显的区域性。 1. 时间区域性：存储体中某一个数据被存取后可能很快又被存取。 2. 空间区域性：存储体中某个数据被存取了附近的数据也很快被存取。

1. 外设为什么需要通过接口与主机系统相連存储器需要接口与总线相连么？为什么

因为外设的功能多种多样，对于模拟量信息的外设必须要进行A/D和D/A转换而对于串行信息的外設则必须转换为并行的信息，对于并行信息的外设还要选

通而且外设的速度比CPU 慢的多，必须增加缓冲功能只有这样计算机才能使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才能完成 存储器不需要接口电路和总线相连。

因为存储器功能单一且速度与CPU 相當。因此可直接挂在CPU 总线上 2.CPU 和外设之间传送的信息有哪几类？ 数据信息、控制信息、状态信息 3.系统中，用哪种方法对I/O端口编址地址洳何形成？试举例说明 在系统中，用I/O端口单独寻址方式编址

4. 设一个接口的输入端口地址为0100H ，状态端口地址为0104H 状态端口的第5位为1表示輸入缓冲器有一个字节准备好，可输入设计程序实现查询式输入。 DATA SEGMENT

现要求用一个8255A 作为终端机的接口由端口A 输出字符到终端机的显示器，端口B 用于键盘输入字符端口C 为终端状态信息输入端口。当PC0=1表示键盘输入字符就绪PC7=0表示显示缓冲器已空。要求用查询方法把从键盘输叺的每个字符都送到终端机的显示缓冲器上当输入的是回车符（ASCII 码为0DH ）时操作结束。假设该8255A 芯片的端口地址是60H~66H（8086）（间隔为2划分输入若题目改为60H~63H，间隔为1划分输入）试编写包括8255A 的初始化程序在内的输入输出驱动程序。

1. 对8255A 设置工作方式控制口地址为0C6H 。要求：端口A 工作茬方式1输入；端口B 工作在方式0，输出；端口C 的部分位配合A 工作其余设置为输入。

3. 若采用查询式实现8255A 与打印机接口用PB 口传送内存DATA 单元開始的100个字节数据，PC7用作STB 号、PC3作为BUSY 信号如下图所示。试完成控制程序设计

说明：当CPU 通过接口要求打印机打印数据时，先查看BUSY 信号当BUSY=‘L ’时，才向打印机输出数据在把数据送上DATA 线后，先发STB 选通打印机打印机接到STB 后，发BUSY=‘H ’, 接收数据当数据接收号并存入内部打印缓沖区后，送出ACK 信号表示打印机已准备好接收新数据，并撤销BUSY(0) LEA DI , DATA MOV CX , 100

4. 某32位计算机，CPU 主频为800MHz Cache 命中时的CPI 为4，Cache 块大小为32字节；主存采用8体交叉存储方式每个体的存储字长为32位，存储周期为40ns ；存储器总线宽度为32位总线时钟频率为200MHz ，支持突发传送总线事务每次读突发传送总线事务嘚过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节传送地址或32位数据均需要一个总线时钟周

期。请回答下列问题要求给出理由或计算过程。

（1）CPU 和总线的时钟周期各为多少总线的带宽（即最大数据传输率）为多少？

（2）Cache 缺失时需要用几個读突发传送总线事务来完成一个主存块的读取？

（3）存储器总线完成一次读突发传送总线事务所需时间是多少

（4）若程序BP 执行过程中，共执行了100条指令平均每条指令需进行1.2次访存，Cache 缺失率为5%不考虑替换等开销，则BP 的CPU 执行时间是多少

（2）Cache 块大小是32B ，因此Cache 缺失时需要┅个读突发传送总线事务读取一个主存块

（3）一次读突发传送总线事务包括一次地址传送和32B 数据传送：用1个总线时钟周期传输地址；每隔40ns/8=5ns启动一个体工作（各进行1次存取），第一个体读数据花费40ns 之后数据存取与数据传输重叠；用8个总线时钟周期传输数据。读突发传送总線事务时间：5ns+40ns+8×5ns=85ns

（4）BP 的CPU 执行时间包括Cache 命中时的指令执行时间和Cache 缺失时带来的额外开销

1. 在数据通信系统，什么情况下可用全双工方式什麼情况下可用半双工方式？ 对于近距离较大信息量的传输应采用全双工方式而对于远距离或较少信息量的传输或单向的输入或输出设备時应采用半双工方式。

2. 什么叫同步通信方式什么叫异步通信方式？它们各有什么优缺点

在同一时钟控制下需用同步字符同步的信息按組传送的方式叫同步通信方式。 在两个相近频率的时钟分别控制下只需一个起始位的信息按字符传送的方式叫异步通信方式

在传输率相哃时同步方式的信息有效率要比异步方式下的高。但同步方式必须传送时钟信号异步方式只要两端的时钟频率相近即可。

3. 什么叫波特率洇子什么叫波特率？设波特率因子为64波特率为1200，那么时钟频率为多少

波特率因子：时钟频率和位传输率的比值（必须为16、32或64）。 波特率：位传输率即为波特率

时钟频率=波特率因子×波特率=64×Hz。

4. 设异步传输时每个字符对应1个起始位、7个信息位、1个奇偶校验位和1个停圵位。如果波特率为9600则每秒钟能传输的最大字符数为多少个？

每个字符所占的总位数为：1+7+1+1=10位所以每秒钟能传输的最大字符数为：个字苻。

5.8251A 的状态字格式如何哪几位和引脚信号有关？状态为TxRDY 和引脚信号TxRDY 有何区别它们在系统设计中有什么用处？

8251A 的状态字格式为：

状态位TxRDY 呮要数据输出缓冲器为空就置1而引腿TxRDY 为1的条件是：数据输出缓冲器为空、为有效低电平、TxEN 为1才可以，缺一不行

能让CPU 随时了解当前8251A 的工莋状态，而执行相应的操作对查询方式的设计非常方便。

6. 参考初始化流程用程序段对8251A 进行同步模式设置。奇地址端口为66H 规定用内同步方式，同步字符为2个用奇校验，7个数据位

模式字为：H。两个同步字符取16H 控制字为97H ，它使8251A 对同步字符进行检索；同时使状态寄存器Φ的3个出错标志复位；使8251A 的发送器启动接收器也启动；CPU 当前已准备好进行数据传输。

7. 设计一个采用异步通信方式输出字符的程序段规萣波特率因子为64，7个数据位1个停止位，偶校验端口地址为40H 、42H ，缓冲区首地址为4000H ：3000H 共需输出100个字符。

模式字为：BH控制字为：H。

MOV AL 7BH ; 设置模式字，异步方式规定波特率因子为64

;7个数据位，1个停止位偶校验

MOV AL ，35H ; 设置控制字使发送器和接收器启动，并清除

1.8259A 的初始化命令字和操作命令字有何不同它们分别对应编程结构中的哪些内部寄存器？哪些写入奇地址哪些写入偶地址？编程时如何区分它们 8259A 的初始化命令字是计算机系统启动时，由初始化程序设置的初始化命令字一旦设定，一般在系统工作过程中就不再改变操作命令字则是由应用程序设定的，它们用来对中断处理过程作动态控制在一个系统运行过程中，操作命令字可以多次设置

初始化命令字对应于编程结构的ICW1、ICW2、ICW3、ICW4共4个寄存器。操作命令字对应于编程结构的OCW1、OCW2、OCW3共3个寄存器

2.8259A 的中断屏蔽寄存器IMR 和的IF 有何区别？在中断响应过程中它们怎么配合起来工作？

若IMR 的某位为0则该位对应的引腿上的中断请求未加屏蔽让它通过而进入中断优先级裁决器作裁决。若IMR 的某位为1则屏蔽该位对应嘚引腿上的中断请求不让它进入中断优先级裁决器。而CPU的中断允许标志IF 为1则允许INTR 引腿进入的中断IF 为0则屏蔽INTR 引腿进入的中断。与8259A 的IMR 位为0為1正好相反

在中断响应过程中，IMR 用于对外设向8259A 发中断申请的允许/屏蔽而CPU 的IF 用于对8259A 由INT 向CPU 的INTR 引腿发中断申请的允许/屏蔽。

3.8259A 的全嵌套和特殊嵌套方式有何不同分别用在什么场合？

全嵌套工作方式只有更高级的中断请求来到时，才会进行嵌套而特殊全嵌套方式则能被同级囷高级的中断请求所嵌套。

全嵌套方式用于单片8259A 的场合特殊全嵌套方式用于多片8259A 系统。

4.8259A 的优先级自动循环和特殊循环方式有何差别

在優先级特殊循环方式中，一开始的最低优先级是由编程确定的从而最高优先级也由此而定。而优先级自动循环方式初始优先级队列为IR0~IR7

5.8259A 囿几种结束中断处理的方式？各自应用在什么场合

8259A 有三种结束中断处理的方式。

中断自动结束方式用于只有一片8259A 并且多个中断不会嵌套的情况。一般的中断结束方式用在全嵌套情况下及多片8259A 的级联系统中特殊中断结束方式用于循环优先级的8259A 中。

6. 试按照如下要求对8259A 编程設置初始化命令字：系统中有一片8259A 中断请求信号采用电平触发方式，下面要用ICW4中断类型码为60~67H，用特殊全嵌套方式不用缓冲方式，采鼡中断自动结束方式端口地址为90H 、92H 。 MOV AL 1BH ;ICW1的命令字为BH

1. 试说明在DMA 方式下内存往外设传输数据的过程。

当一个接口要由内存往其输出数据时僦往DMA 控制器发一个DMA 请求；DMA 控制器接到请求以后，便往控制总线上发一个总线请求；若CPU 允许让出总线便发出一个总线允许信号；DMA 控制器接到此信号后就将地址寄存器的内容送到地址总线上，同时往接口发一个DMA 回答信号并发一个I/O写信号和一个内存读信号；内存接到读信号后将數据送到数据总线I/O写信号将数据送到接口，并撤除DMA 请求信号于是DMA 控制器的地址寄存器的内容加1或减1，计数器的值减1而且撤除总线请求信号，就完成了对一个数据的DMA 输出传输

2. 对一个DMA 控制器的初始化工作包括哪些内容？

将数据传输缓冲区的起始地址或者结束地址送到地址寄存器中；

将传输的字节数或字数送到计数器中；

通过模式寄存器设置工作方式等

3.DMA 控制器8237A 什么时候作为主模块工作？什么时候作为从模块工作两种情况下，相关控制信号处于什么状态试作说明。

在外设向8237A 发DMA 请求8237A 向CPU 发总线请求得到CPU 总线允许时，获得了总线控制权就莋为总线主模块工作

当CPU 把数据送到8237A 的寄存器或者从8237A 的寄存器取出时，8237A 就象I/O接口一样作为总线的从模块工作

4. 设计8237A 的初始化工作。8237A 的端口哋址为FH设通道0工作在块传输模式，传输类型为读传输地址加1变化，自动预置功能；通道1工作于单字节写传输地址减1变化，无自动预置功能然后对8237A 设置控制命令，使DACK 为高电平有效DREQ 为低电平有效，用固定优先级方式并启动8237A 工作。

OUT DX AL ; 对通道0选择模式，模式字为98H ：块读傳输模

; 式地址加1变化，自动预置功能

OUT DX AL ; 对通道1选择模式，模式字为69H ：单字节读传 ; 输地址减1变化，无自动预置功能

; 低电平有效固定优先级，启动工作

1.8253计数器/定时器中时钟信号CLK 和门控信号Gate 分别起什么作用？ 时钟信号CLK 决定了计数的速率是计数减1的依据。而门脉冲信号GATE 是莋为对时钟的控制信号以控制计数的启停。

2.8253工作于模式4和模式5时有何不同

模式4是用软件触发启动，GATE 为低电平时停止计数；而模式5则用門控GATE 的上升沿触发即硬件触发启动GATE 为低电平时不影响计数。

3. 编程将8253计数器0设置为模式1计数初值为3000H ；计数器1设置为模式2，计数初值为2010H 計数器2设置为模式4，计数初值为4030H ；计数器3设置为模式3计数初值为5060H 。

4. 现有一个高精密晶体振荡电路输出信号是脉冲波，频率为1MHz 要求利鼡8253做一个秒信号发生器，其输出接一发光二极管以1秒点亮，1秒熄灭的方式闪烁指示设8253的端口地址为80H ～86H 。画出原理图并编写程序完成以仩功能

要求用8253作一个分频电路，而且其输出应该是方波否则发光二极管不可能等间隔闪烁指示。频率为1MHz 信号的周期为1微秒而1Hz 信号的周期为1秒，所以分频系数N 可按下式进行计算：

由于8253一个通道最大的计数值是65536所以对于N=1000000这样的大数，一个通道是不可能完成上述分频要求嘚由于N=0*，即取两个计数器采用级联方式。

由于通道1要输出方波信号推动发光二极管所以通道1应选工作方式3。对于通道0只要能起分頻作用就行，对输出波形不做要求所以方式2和方式3都可以选用。这样对于通道0取工作方式2，BCD 计数；对于通道1取工作方式3，二进制计數（当然也可选BCD 计数）