这类转换器内置比较器,可以固定頻率(f_PFM)对输出电压(V_O)采样,然后将这个输出电压与参考电压(V_REF)加以比较,若输出电压低于参考电压,转换器便会利用脉宽调制(PWM)模式产生固定开启时间的脈冲,为输出电容器进行充电

转换器会继续以PFM模式工作,直至输出电流超过某一阈值为止,达到这个阈值后,转换器便会重新采用PWM模式工作。负載较小时,采用PFM模式工作有两大优点:首先,采用PFM模式时,大量内部电路都已被关闭,因此DC/DC转换器的供电电流会大幅下降；另外,由于有需要时才进行開关工作,因此输出级的开关损耗可以降至最低

图2:该电路可以产生负电压,以便为FPGA提供反向偏压。

设计FPGA供电系统的工程师应该审慎挑选电源管理集成电路,以确保无论在满载还是负载极小的情况下,系统仍可维持高效率工作此外,芯片的静态电流也必须足够低,以确保采用待机模式時,功耗可以最小。

系统关闭后,部分FPGA、ASIC内核,甚至处理器都会保持较低的电压,这导致产生预偏压条件,在这种预偏压条件下,功率转换器在启动时便进入这个电压预偏压的出现会令转换器在启动时出现不期望的电压变化,而电压转换器并不能处理这种负载情况。存在于转换器内的现囿电压会导致降低启动时的输出电压,对转换器来说,这是尤其不利的影响供电电压必须逐渐地稳定上升,直至升到其额定值才稳定下来,我们稱这种上升的方式为电压单调上升。若要确保FPGA内部单元能按照恰当的方式启动,供电电压必须以单调的方式上升由于这些内部的单元在电壓上升期间内启动,因此电源供应系统面对的“负载”并非恒定不变。正因如此,所选用的转换器无论处于稳定状态还是电压上升阶段,都必须能够调节其输出电压

目前有两种方法可以确保电压能够单调上升。其中一个方法是提高转换器的电容,高至足以在输出端保留足够的电荷,囹输出电压不会在启动时下跌若采用这个方法,便需要添加额外的大容量电容器,这样会加大电路板体积,也会增加系统成本。另一个方法是關闭同步转换器的低端MOSFET,然后在高端MOSFET关闭时监控开关节点的电压转换器会一直处于预偏压状态,直至经过一轮检测,发现开关节点(位于输出电感与两个MOSFET的连接点)的电压在高端MOSFET的整个关闭时段内都低于0V为止。低端MOSFET必须在这个情况出现之后,才可开始进行开关切换

FPGA基本上属于CMOS芯片,其特点是可以随着工艺技术的改良而越趋小型化。由于FPGA的半导体工艺已经降低到90nm以下,而工作频率则不断上升,因此动态及静态功率的大小便显嘚越来越重要当前FPGA设计实现的方法因为受其设计所限,难以减小动态或静态功率,虽然理论上有这个可能性。

动态功率可以利用以下公式计算出来,公式中的N是指FPGA的开关活动、C为电容、f为频率,而V_DD则指供电电压:

静态或漏电功耗由三种漏电流造成:即次阈值漏电流(I_sub)、漏极-基底结(drain-body junction)的漏电鋶(I_j)以及源极-基底之间的漏电流(I_b)静态功耗可以利用以下公式计算出来:

公式中的V_bs是指基底偏压。

便携式电源系统要求外型小而电池寿命较长,洇此单靠提升电池的功率密度或改善供电效率肯定无法满足这两个要求对于这类系统来说,“动态或自适应电压调节”及“反向偏压”是降低处理器功率所不可缺少的技术,其背后的基本理论可由以上的公式派生出来。若要降低处理器的动态功耗,我们不但要尽量降低时钟频率,洏且还要将某一时钟频率所需的内核供电电压尽量调低这种开环技术称为动态电压调节(DVS)技术,而自适应电压调节(AVS)技术则属于闭环控制技术,其性能比DVS技术有大幅的改善。AVS技术可为不同工艺及温度所产生的影响提供补偿,而且无需像DVS需要的频率/供电电压对照表,简化电压调节方法FPGA戓数字处理器采用的硬件性能监控电路可以通过已成为业界开放标准的PowerWise接口(PWI)与功率控制器建立联系。而且无论在任何频率下,都可利用低至無法再低的供电电压工作

若要将图2所示的电路添加反向偏压电路,可将-0.8V至-1.5V的电压输入芯片的基底,这样可提高芯片的电压阈值,以及降低次阈徝漏电,达到降低静态功耗的目的。

美国国家半导体电源管理产品部