您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
一种高速加法器-前置进位加法器研究与设计-电子与通信工程专业毕业论文.pdf 92页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
一种高速加法器-前置进位加法器研究与设计-电子与通信工程专业毕业论文
你可能关注的文档：
··········
··········
西南交通大学硕士学位论文主要工作(贡献)声明
本人在学位论文中所做的主要工作或贡献如下：
(1)分析了传统加法器的算法和几种前置进位算法结构。
(2)本着提高加法器的运算速度，降低功耗的目的对加法器子模块的算法进行
了研究和结构分析，并对各个模块单元进行晶体管级的设计，设计出了32位高速前
置进位加法器。
运用仿真工具Spectre对电路仿真并进行功能验证。
本人郑重声明：所呈交的学位论文，是在导师指导下独立进行研究工作所得的成
果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体己经发表或撰
写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中作了明确说明。
本人完全了解违反上述声明所引起的一切法律责任将由本人承担。
日瑚忉芴们 尘
西南交通大学硕士研究生学位论文
加法器是最基本最常用的算术运算单元，它通常也是限制芯片工作速度的主要因
素，高速加法器的设计是必需的。
本文采用全定制的方法，进行单元模块电路层次的设计，以及算法层次的优化，
以此来提高加法器的速度。虽然全定制设计时间周期较长，但是它设计灵活，能显著
提高加法器性能。
本文先从加法器的整体算法着手，比较了传统的行波进位算法，和采用进位树的
前置进位算法。然后引进前置进位信号(包括进位产生信号，进位消除信号，进位传
播信号)，并根据点操作原理，采用三种前置进位树(分别是Kogge．Stone树、
结构的加法器延时最小，晶体管数量最多，32位Brent．Kung树形结构的加法器延时
最大，晶体管数量最少，32位Han．Carlson树形结构的加法器延时和晶体管数量在三
种进位树中都居中。
本文先进行单元模块电路设计，然后搭建三种前置进位树，最后搭建三种树形结
构前置进位加法器。单元电路的设计，即进位信号产生电路，进位树单元电路，和求
和单元电路，都采用含有静态泄露器的动态电路。在进位树的搭建过程中，使用多米
诺逻辑和自定时时钟相结合的方法来减小竞争与冒险，增加时钟的利用率并实现电路
统行波进位加法器快了7．54，7．1l和8．1l倍，完成了高速加法器的设计任务。
关键词：前置进位：
多米诺逻辑；
自定时时钟：
点操作；进位树： 高速加法器
additionisoneof most
elementaryimportantoperations，and
arithmetic unit．Whatis
elementary
正在加载中，请稍后...64位1.47GHz高性能整数加法器的研究与设计--《国防科学技术大学》2008年硕士论文
64位1.47GHz高性能整数加法器的研究与设计
【摘要】：
本文面向X流处理器的应用需求设计了一款64位高性能整数加法器,为了能够使它获得较快的速度并达到较小的版图面积,本文采用全定制设计方法并结合动态多米诺逻辑进行设计。本论文的主要工作包括:
一、设计并实现了一款64位高性能整数加法器,采用全定制设计方法并结合动态电路进行设计。版图的最终模拟结果表明,在130纳米工艺,SS条件下测得关键路径的延时约为680ps。通过将本设计与其它的64位加法器设计进行对比分析后得知,本设计在速度、面积和功耗方面均具有较好的性能优势。
二、由于动态电路是一种高速的且对噪声影响相对敏感的电路,本文针对噪声形成的原因,深入地分析了动态结点上引入的噪声可能对电路性能造成的不利影响。根据动态多米诺逻辑的特点,本文提出了一种优化多米诺逻辑的方法一偏斜CMOS逻辑优化法,该方法使多米诺逻辑在速度和噪声容限方面进行了很好的折中,从而使得它不仅可以具有较快的速度,而且具有较好的抗噪声能力。
三、为了找到能够实现高速加法器电路的设计结构,本文对目前流行的并行前缀算法及其实现的几种先进的“进位树”结构进行了深入地分析和研究。经过研究发现,传统的Han-Carlson树在逻辑级数、布线通道和最大扇出方面都具有相对较优的性能。在此基础上,本文提出了对传统Han-Carlson树进行改进的办法,使改进后的进位树的性能进一步提高。此外,本文还对Han-Carlson树的电路实现形式进行了讨论,为了保证加法器的整体性能,本文还对加法器的电路结构进行了大量的研究和优化工作。
四、采用层次化全定制版图设计流程进行加法器的版图设计,为了达到较优的性能及较小的面积代价,本文通过精心、细致的布局规划对版图的形状和大小进行了反复的调整和优化,并最终使设计达到了要求。另外,对深亚微米工艺下长互连线的延时优化技术进行了深入的分析,这些技术对于减小由长互连线造成的大延时具有很好的效果,因而得到了广泛地应用。
【学位授予单位】：国防科学技术大学【学位级别】：硕士【学位授予年份】：2008【分类号】：TP332.2
欢迎：、、)
支持CAJ、PDF文件格式
【相似文献】
中国重要会议论文全文数据库
邢冬生;许邦建;冯国柱;;[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年
张科勋;李勇;郭海勇;;[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年
王丽娟;陈吉华;贾有方;;[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年
中国重要报纸全文数据库
严力;[N];中国有色金属报;2003年
本报记者 樊哲高;[N];中国电子报;2002年
大唐电信科技股份有限公司总裁
魏少军;[N];中国高新技术产业导报;2002年
周芳;[N];济南日报;2009年
向阳;[N];科技日报;2008年
中国博士学位论文全文数据库
孙海平;[D];合肥工业大学;2006年
中国硕士学位论文全文数据库
范小飞;[D];国防科学技术大学;2008年
马蕊;[D];国防科学技术大学;2010年
郭海勇;[D];国防科学技术大学;2011年
高海霞;[D];西安电子科技大学;2002年
王洪翰;[D];国防科学技术大学;2009年
黎文福;[D];西安电子科技大学;2007年
邓廷;[D];国防科学技术大学;2006年
陈霞;[D];国防科学技术大学;2006年
林杨;[D];国防科学技术大学;2009年
贺鹏;[D];国防科学技术大学;2005年
&快捷付款方式
&订购知网充值卡
400-819-9993设计高性能浮点加法器
浮点运算单元(FPU)是处理器中专门进行浮点算术运算的电路单元，广泛应用在科学计算、CPU、DSP和图象处理。论文从浮点运算单元的实现算法和结构的研究出发，讨论如何实现高性能浮点运算单元。主要研究方向是优化浮点加法器结构，减小浮点加法运算的延迟，优化电路结构。主要内容包括：指数比较器设计、前导零检测器和前导零预测逻辑，而前导零预测逻辑是本文的核心。指数比较器和前导零检测器都是用对数复杂度算法实现。本文中的前导零预测逻辑是基于一套统一的“产生式规则”，可以消除原有前导零预测逻辑潜在的一位预测错误。该“产生式规则”简单而易以实现，而且不增加浮点加法器的延迟。在给出设计算法和原理的基础上，本文进行了大量有意义的实验，给出了实验数据和结论。实验证明这些设计的性能都比原有设计有所提高，达到了优化浮点加法器的目的。&
(本文共76页)
权威出处：
浮点加法器是高性能浮点运算单元FPU(Floating Point Unit)的重要组成部分，其性能优劣直接影响了浮点运算单元的处理能力。本文面向自主高性能DSP的系统需求，选题研究快速浮点加减算法结构，完成了一款64位高性能浮点加法器的逻辑设计和优化。论文详细调研了浮点加法器的相关研究成果，深入比较了单通路(Single-Path)、双通路(Two-Path)、三通路(Triple-Path)等算法结构。根据X-DSP的FPU运算需求，采用基于合并舍入的Two-Path算法结构，并对其三级流水线的功能划分进行均衡优化，从而确定了64位高性能浮点加法器的总体结构。为了能达到1GHz频率目标，对Two-Path浮点加法器的关键子模块进行了算法优化，涉及3个主要模块和多处优化点。结合Two-Path算法结构特点，围绕1GHz主频可达性，优化了合并舍入算法的逻辑结构；采用快速前缀算法实现54位复合加法器的主体结构，进一步提高运算速度；...&
(本文共90页)
权威出处：
随着信息应用领域对数据运算精度要求的不断提高和数值运算范围的不断扩大，现代微处理器中，浮点运算单元（Floating-point Unit，FPU）的研究显得越来越重要。根据相关技术报告，浮点运算中55%以上是浮点加法运算。因此，浮点加法是使用频率最高的浮点运算，浮点加法器也成为微处理器、现代信号处理系统中最重要的部件之一。IEEE-754标准中浮点数定义的复杂性使得硬件实现浮点加法操作的速度远低于定点数。本文在传统浮点加法器串行计算结构的基础上，讨论了并行计算的双通道算法，改进的双通道算法等结构。在双通道结构中，分析研究前导1（前导0）预测算法，桶形移位器等关键结构和模块。在深入研究和分析这些关键结构和模块之后，总体上确定了以双通道算法为本文所设计的浮点加法器的结构。在前导1预测的模块中，以预编码逻辑为基础，对预编码进行前导1检测。此外，移位器使用纯组合逻辑电路的桶形移位器，以避免使用移位寄存器逻辑电路所带来的延时。定点加法器...&
(本文共71页)
权威出处：
0　引　言自然界的数值都是连续的 ,浮点运算相对于定点运算而言精度高 ,广泛应用于图形图像处理、信号处理等数值计算领域。浮点加运算是使用频率最高的浮点运算 ,因而成为现代微处理器和DSP设计中的关键部件。本文设计的浮点加法器将嵌入MIPS体系结构的 32位CPU核中 ,主要应用于第三代移动通信的高性能数字信号处理SoC芯片 ,其 5 0 %以上的操作都是浮点加运算 ,因此对浮点加法器的速度提出了更高的要求。本设计采用了各种优化技术 ,如多路径并行设计和高效的流水线段调度技术 ,减少了解决控制相关 (controlhaz ards)的时间代价 ,提高了浮点加法器的运算速度。同时 ,由于浮点加法器运算频率很高 ,加上面积相对较大 ,因此在深亚微米高速微处理器或DSP设计中 ,降低它的动态功耗已经成为了一个突出问题 ;而目前的大多数设计都是从前端的算法层次上入手 ,其实 ,电路和版图层次物理设计才是解决这一问题的关键。本设计不仅在算法...&
(本文共3页)
权威出处：
浮点加法器是构成CPU的基本部件之一，其性能优劣将直接影响CPU浮点处理能力。本文首先分析讨论了浮点加法理论，并在此基础上设计出一种新的更合理的算法结构。着重研究了整数加法器、移位器、先导零预测逻辑等浮点加法器关键部件的优化设计。其次，探讨了CMOS数字电路的优化设计技术，在保证浮点加法器性能的基础上，对浮点加法器电路进行了优化设计。最后，对所设计电路进行了仿真测试。测试结果表明，所设计的浮点加法器无论从功能上还是性能上讲，都能满足设计要求。&
(本文共60页)
权威出处：
1引言浮点加法运算步骤较多，体系结构相对也较复杂，目前比较常见的浮点加法器的结构有标准算法结构、Lop算法结构、双通道算法结构[‘〕.一般的标准算法结构[2]首先比较指数，得到阶差，根据阶差对指数较小的那个数的尾数进行右移，得到新的尾数，然后送人定点加法器进行尾数相加.如果尾数相加产生了进位，那么把和右移一位，指数加一规格化单元对结果进行规格化.在规格化单元里有一个前导1检测电路(b班ding-C厄e~氏tector)，可检测出尾数中第一个1的位置，后移位器根据此位置对尾数进行左移，同时指数减去相应的值. LOP算法与标准算法的区别在于它采用前导1预测电路代替了前导1检测电路.LOP电路可以与尾数加法并行执行，这样可以减少整个系统的延迟.双通道算法的结构有两个并行的数据通道，当指数差大于1时，选择far通道，指数对阶分配较长时间，尾数运算结果规范化时的移位分配较少的时间;否则选择clo6e通道，此时尾数最多移一位，甚至不用移位，...&
(本文共3页)
权威出处：
1引言浮点加法运算是数字信号处理中最基本的运算之一,其运算的速度在很大程度上直接决定了系统的处理能力。但是,FPA的运算步骤繁琐,实现电路远比定点运算复杂,如何提高FPA的性能早已成为一个重要的研究课题。传统的两输入FPA经过多年的发展,已经取得了大量的成果[1~3],其中最重要的是由Frmwald提出的Two-Path算法[1]。然而,在实际的数字信号处理中常常会需要多输入浮点加法运算,一般做法是通过级联二输入FPA或以串行指令的形式调用二输入FPA来实现。这就不可避免地导致所需逻辑资源的增加以及运算速度的降低。因此,根据多输入浮点加法运算的特点,研究如何提高多输入浮点加法器的性能具有十分重要的意义。2浮点加法的基本算法浮点数据的格式有多种,不同格式的浮点数据在处理流程及算法上基本相同,IEEE Single-Precision Std.754[4]浮点数据格式如图1所示。在这种标准中,数值是32bit。其中,bit31是符号...&
(本文共3页)
权威出处：
扩展阅读：
CNKI手机学问
有学问，才够权威！
xuewen.cnki.net
出版：《中国学术期刊（光盘版）》电子杂志社有限公司
地址：北京清华大学 84-48信箱 大众知识服务
京ICP证040431号&
服务咨询：400-810--9993
订购咨询：400-819-9993
传真：010-并行前缀加法器设计比较--《第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集（下册）》2013年
并行前缀加法器设计比较
【摘要】：本文提出一种64位加法器的结构。二进制数加法是微处理器最基本的和常用到的操作。加法器的设计实现直接影响着微处理器的性能。并行前缀加法器是加快二进制数加法的通用技术,这种方法执行组间位是否产生和传播进位的逻辑功能。拟用的64位加法器提供了典型用于高性能应用需求的全面的解决方法。通过对几种经典的并行前缀加法器和改进的加法器的比较,可以给出并行前缀加法器在功耗,晶体管数目和结点数目的不同的输出序列。Xilinx的EDA工具ISE将被用于仿真并行前缀加法器这一设计,为设计初期并行加法器结构和算法的选择提供了依据。
【作者单位】：
【基金】：
【分类号】：TP332.21
欢迎：、、)
支持CAJ、PDF文件格式，仅支持PDF格式
&快捷付款方式
&订购知网充值卡
400-819-9993高性能128位浮点乘加部件优化设计技术研究--《国防科学技术大学》2008年硕士论文
高性能128位浮点乘加部件优化设计技术研究
【摘要】：
浮点乘加部件(Fused Multiply-Add, FMA)是高性能微处理器中的核心运算部件之一,它的速度与功耗对整个微处理器性能具有很大的影响。随着应用技术对高精度运算的要求不断增加,研究高精度FMA的算法和设计优化技术,实现高性能高精度的浮点乘加部件具有广泛的应用价值和重要的现实意义。
本文在分析现有128位浮点乘加部件的基础上,提出了一种优化的全流水的128位浮点乘加部件体系结构,该结构采用10级平衡流水线,在系统算法、RTL编码和逻辑实现结构等多个层次进行设计和优化,使浮点乘加部件的性能大幅提升。
本文的研究工作和成果主要包括以下几点:
1.系统地研究了浮点乘加部件的算法和结构,定量分析了部分关键路径的延迟,并重新进行了流水线的划分,得出了各站间组合逻辑延迟较为均匀的流水线结构,其中最长路径和最短路径相差约10%。
2.利用分块和并行化设计思想,对关键路径上的乘法器、加法器、对阶移位器和前导零预测等模块进行优化设计,提高数据通路执行的并行性。重点研究了前导零预测模块的相关算法和设计,改进了该算法超宽位编码树的结构,使改进后面积减小了30%。
3.基于双通路加法器的结构研究了双通路乘加部件对加法操作的优化,将浮点加法分为两个通路,并使规格化操作和对阶操作互斥地出现在两个通路上。分析结果表明:该结构减小了乘加部件在处理单独的加法指令时的延迟,处理乘加指令时延迟略有增加。
4.对整个乘加部件进行了系统的测试和验证,实现了由整形运算模拟浮点乘加运算的参考模型,利用此模型进行了特殊数据测试、分段测试和基于异常分类的测试,在保证获得高测试覆盖率的基础上有效减少了测试向量的规模,加快了验证速度。
使用Design Compiler对RTL代码进行逻辑综合,结果表明,在0.13um工艺下,本文提出的128位全流水体系结构的频率可以达到465MHz,相比优化前性能提高了130%;面积约238700门;在65nm工艺下,该设计的频率可达到1.075GHz,基本满足实际应用需求。
【学位授予单位】：国防科学技术大学【学位级别】：硕士【学位授予年份】：2008【分类号】：TP332.2
欢迎：、、)
支持CAJ、PDF文件格式
【引证文献】
中国硕士学位论文全文数据库
吴铁彬;[D];国防科学技术大学;2011年
【参考文献】
中国期刊全文数据库
周汇;俞军;程君侠;华霞;;[J];复旦学报(自然科学版);2008年01期
曲英杰,夏宏,王沁;[J];计算机工程与应用;2001年07期
王俊;文延华;漆锋滨;;[J];计算机工程与应用;2006年05期
何立强;[J];计算机工程;2004年19期
王俊;文延华;漆锋滨;;[J];计算机应用与软件;2006年06期
杜贵然,张民选;[J];微处理机;1998年01期
文全刚,孙志刚;[J];微计算机信息;2004年12期
钱刚,沈绪榜,李莉,赵宁,许琪;[J];微电子学与计算机;2001年03期
中国硕士学位论文全文数据库
毛二坤;[D];国防科学技术大学;2006年
凌智强;[D];国防科学技术大学;2006年
【共引文献】
中国期刊全文数据库
王沁;[J];北京科技大学学报;2002年04期
金翊,何华灿,艾丽蓉;[J];中国科学E辑:信息科学;2004年08期
陈弦;张伟功;于伦正;;[J];计算机工程与应用;2006年17期
张峰;黎铁军;徐炜遐;;[J];计算机工程与科学;2009年02期
隋兵才;罗礼;毛二坤;;[J];计算机与现代化;2007年11期
张晓静;华更新;刘鸿瑾;;[J];计算机测量与控制;2011年03期
陈天超;冯百明;;[J];计算机应用;2013年06期
邓承诺;吴丹;黄威;戴葵;邹雪城;;[J];计算机工程与科学;2014年01期
王顺;戴瑜兴;;[J];现代电子技术;2009年08期
中国重要会议论文全文数据库
闵银皮;倪晓强;邢座程;;[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年
中国博士学位论文全文数据库
金翊;[D];西北工业大学;2002年
严伟;[D];上海大学;2004年
中国硕士学位论文全文数据库
王松;[D];南京航空航天大学;2010年
吴铁彬;[D];国防科学技术大学;2011年
高海霞;[D];西安电子科技大学;2002年
严励;[D];浙江大学;2003年
唐世庆;[D];合肥工业大学;2003年
罗兰;[D];吉林大学;2005年
张予器;[D];国防科学技术大学;2005年
郑杨;[D];哈尔滨理工大学;2006年
林龙森;[D];福建农林大学;2007年
毛二坤;[D];国防科学技术大学;2006年
【同被引文献】
中国期刊全文数据库
赵慧;;[J];信息通信;2011年03期
叶圆圆;葛利嘉;;[J];信息安全与通信保密;2008年03期
张继东,郑宝玉;[J];通信学报;2003年11期
蒋新聪;申敏;刘如冰;;[J];微计算机信息;2007年34期
中国博士学位论文全文数据库
刘华平;[D];中国科学院研究生院（计算技术研究所）;2003年
中国硕士学位论文全文数据库
毛二坤;[D];国防科学技术大学;2006年
【二级参考文献】
中国期刊全文数据库
黄舒怀,蔡敏;[J];半导体技术;2004年08期
崔嵬,李承恕;[J];北方交通大学学报;2004年05期
王颖,林正浩;[J];电子工程师;2004年11期
,王诚;[J];电子技术应用;2004年01期
谢莹,陈琳;[J];合肥工业大学学报(自然科学版);2004年04期
安印龙,许琪,杨银堂;[J];晋中师范高等专科学校学报;2003年04期
马光胜,杜振军;[J];计算机工程与应用;2002年20期
何立强;[J];计算机工程;2004年19期
董兰飞;冀蓉;孙锁林;曾献君;;[J];计算机应用;2005年S1期
王礼平,王观凤;[J];武汉理工大学学报(交通科学与工程版);2004年04期
中国博士学位论文全文数据库
刘华平;[D];中国科学院研究生院（计算技术研究所）;2003年
中国硕士学位论文全文数据库
秦鹏;[D];西北工业大学;2003年
付娟;[D];西北工业大学;2004年
【相似文献】
中国期刊全文数据库
龚雪春，孙衍吉，陈旭华;[J];国防科技大学学报;1996年04期
;[J];微电脑世界;1995年02期
苏伯珙;[J];小型微型计算机系统;1984年03期
王扬;;[J];计算机仿真;1990年01期
;[J];计算机工程与应用;1983年03期
苏伯珙,丁士元,金兰;[J];计算机学报;1986年03期
丁士元,苏伯琪,郭锐;[J];计算机工程与应用;1986年09期
王迎春,高德远,樊晓桠,牟澄宇;[J];计算机研究与发展;2000年03期
中国硕士学位论文全文数据库
赵齐;[D];国防科学技术大学;2012年
&快捷付款方式
&订购知网充值卡
400-819-9993}