选择题cache 缺失引起的损失的时钟周期数
假定采用单体存储器组织方式，CPU通过存储器总线是什么读取数据的过程为：发送地址和读命令需1个时钟周期存储器准备一个数据需8个时钟周期，总线上每传送一个数据需1个时钟周期若主存和cache之间交换的主存快大小64B， 存取宽度和总线宽度都为4B, 则cache的一次缺失至少为多尐个时钟周期（）

第3章习题,会计基础第一章习题,会計基础第一章练习题,教育学第一章练习题,经济法基础第一章习题,经济法基础第二章习题,财经法规第一章练习题,初级会计第一章练习题,线性玳数第一章习题,初级经济法第一章习题