WISHBONE总线解析_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
WISHBONE总线解析
上传于||文档简介
&&W​I​S​H​B​O​N​E​总​线​解​析
阅读已结束，如果下载本文需要使用3下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩1页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢注释1,只有满足下列判据才认为传输中不存在错误：（1）&字有效&,这是指都以有效的同步字头开始，并且除去同步字头之外其余的都是有效的双相码，有效信息是16位，奇偶校验位一位，且奇校验。（2）&消息有效&,这是指在一次传输中，如果存在一个数据块，那么在指令字与数据字之间，在数据字与数据字之间，消息是连续的，不存在任何&断裂&的情况。（3）&指令有效&,这是指在指令字和数据字各场中不存在非法数据，同时发出的数据块长度应与设置长度相等。如果以上3个判据中有任何一个得不到满足，则消息错误位置位。
注释2,由于广播消息格式要求禁止从站发回状态字，为了解上一个广播指令是否已被从站有效接收，可使用专门的命令类型让某个从站发回状态字，如此位置成&1&,而且忙位置成&0&,即说明上一个指令的确是广播指令，已被该从站有效接收。
2 Wishbone总线协议
Wishbone总线是一种内部总线协议。它可以将片内的各部分以及核等连接在一起，用来标准化各个独立部分的接口，以更加方便地架构SOC（Syctem-on-Chip）系统。其特点是结构简单、灵活，只需要少量的逻辑门即可实现，同时完全免费、公开。
Wishbone总线规范中，使用Master/Slave结构实现灵活的系统设计，MaSTer/Slave有4种互连方式，分别为点对点、数据流、共享总线和交叉互连。且Master和Slave之间使用握手协议，当准备好数据传输时，Master使STB_O有效，且一直保持到Slave的响应信号ACK_O,ERR_O,或RTY_O之一有效。Master在每个时钟的上升沿对响应信号采样，若该信号有效，则置低STB_O,如图5所示。
图5 握手时序
2.1 Wishbone总线基本传输周期
Wishbone总线支持完整的普通数据传输协议，包括单个读写周期、块读写周期等。数据总线宽度为8~64位，地址总线宽度最高可达64位。Wishbone数据总线和地址总线分离，在传输上，保持一个地址、一个数据的传输结构。以下为Wishbone总线单次读、写时序图。图6为单次读周期时序，图7为单次写周期时序。
图6 单次读周期时序
图7 单次写周期时序
3 系统设计与实现
系统所有控制逻辑均在Altera的CycloneⅢ系列FPGA（EP3C40F）上实现。FPGA的信号线只有系统时钟、串行输入数据，由于SDX总线中传输数据为曼彻斯特码型，因此需将曼彻斯特码解码为BCD码同时将串行输入数据转化为并行数据，将转化后标准的16位并行BCD码输入SDX模块对SDX协议响应，将需要数据读、写的消息响应同时产生数据读、写以及地址信号并发起Wishbone总线操作，实现在Wishbone总线上高效的数据传输。Wishbone总线主要使用点对点的互联方式，将Wishbone总线中Master模块中的输出信号直接连接到Slave模块，其优点是多个数据可以并行处理，从而提高系统的整体数据处理能力。系统的整体设计框图如图8所示。
图8 系统的整体设计框图
4 仿真结果分析
为验证设计系统的性能，使用Modelsim6.2仿真软件对系统功能进行了仿真。
图9为Wishbone总线写操作，且为单字写传输，在时钟上升沿，Master将DAT_O、ADR_O信号放到数据、地址总线上，将CYC_O、STB_O、WE_O置高表示写传输开始，在下一个时钟沿到达之前，Slave检测到Master发起的操作，将ACK_O、ERR_O、RTY_O之一置高并传输到Master中，若Master检测到ACK_I为高时，在下一个时钟的上升沿将CYC_O、STB_O置低表示操作完成，若ERR_I为高，则表示该操作错误，取消此操作，进行下一步操作，若RTY_I表示Slave总线忙，则重试。
图9 Wishbone写操作仿真图
图10为Wishbone总线读操作，且为单字读传输，在时钟上升沿，Master将ADR_O信号放到地址总线上，WE_O保持为低，同时将CYC_O、STB_O置高表示读传输开始，在下一时钟沿到达之前，Slave检测到Master发起的操作，将ACK_O、ERR_O、RTY_O之一置高并传输到Master中，同时将适当的数据传输到Master的DAT_I中，若Master检测到ACK_I为高时，在下一个时钟的上升沿将CYC_O、STB_O置低表示该次读操作完成，若ERR_I为高，则表示该操作错误，则取消此操作，进行下一操作，若RTY_I表示Slave总线忙，则重试。
图10 Wishbone读操作时序图
讨论了基于FPGA的SDX总线与Wishbone总线的接口转换，并介绍了不同总线的接口标准与时序，通过在Modelsim下的仿真，Quartus中综合，可下载到FPGA中进行调试，实现了系统的整体性能，从而保证了系统快速、高效的传输。
作者：刘娟 张智鹏& &来源：《电子科技》
　　免责声明：本文仅代表作者个人观点，与C114中国通信网无关。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。
支持作者观点
反对作者观点
本文关键字: 7, 1, 1, 1, 1, 1, 1
? ? ? ? ? ? ? ? ? ? ? ?
Copyright&
c114 All Rights Reserved
上海荧通网络信息技术有限公司版权所有
南方广告业务部: 021-51142 E-mail:
北方广告业务部: 010-33977 E-mail:shixinqi@
编辑部联系: 021-51142 E-mail:editor@服务热线: 021-51142可重用片上总线Wishbone的研究 - 中国期刊全文数据库
中国期刊全文数据库
可重用片上总线Wishbone的研究
【Author】
ZHI Ai-juan,GAO Xin-kai(Luoyang Normal University,Luoyang 471022,China)
【摘要】 通过对可重用片上总线的研究,详细介绍了SoC片上总线Wishbone的总线结构I、P连接方式、接口信号、数据传输方式及数据的组织顺序,最后对Wishbone总线的技术特征进行了总结,并对目前较有影响的3种总线进行了比较。
【关键词】 ；
【DOI】10.13436/j.mkjx.
【分类号】TP273.5
【被引频次】7
【下载频次】201
本文链接的文献网络图示:
本文的引文网络
浏览历史：
下载历史：Wishbone标准_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Wishbone标准
上传于||文档简介
&&W​i​s​h​b​o​n​e​标​准
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩3页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢}