数字电路基础知识——组合逻辑電路（二选一的数据选择器器MUX、也即多路复用器）
本次介绍二选一的数据选择器器的相关知识二选一的数据选择器器在电路设计中尤为偅要，尤其是对于在Verilog中的if-else的语法即 o = ab ：c 都可以看到有二选一的数据选择器器的使用。
介绍二选一的数据选择器器的设计原则以及实例：用Verilog描述一个多路复用器输入的通道数目N，每一路的位宽为M
求log以2为低的整数的算法（使用移位寄存器、数据比较器）

一、二选一二选一的數据选择器器（2-1 MUX）

二选一的二选一的数据选择器器是最简单的结构，其逻辑框图、门级电路、以及真值表如下：

二、 用 2输入mux实现与，或非，异或

在实际的芯片器件中用的最多的是双四选一选择器 74HC153
下图是内部逻辑电路图：
四选一只需两位地址输入，四个输入状态选择其Φ一个
而八选一需要三位地址输入八个输入状态选择其中一个，利用S’作为第三个地址输入端
因此可以利用这两个四选一选择器接成一個八选一的选择器

四、用选择器设计组合逻辑电路

一个具有n位地址输入的二选一的数据选择器器可以产生任何形式的
输入不大于n+1的组合函数
对于下面的逻辑表达式：
当然也可以用R A 作为选通地址，G作为选通端将函数化简如下：

五、例：用Verilog描述一个多路复用器，输入的通道數目N每一路的位宽为M。

1. 参数传递必须时具体数值如在parameter定义。
2. 求log以2为低的整数具体方法上面用到的是移位寄存器，即将数据向右移位即可以得到所需最大的整数
   也可以利用下面的方法：