点击联系发帖人
时间：2020-04-15 23:31
低压差分传送技术是基于低压差汾信号(Low Volt-agc Differential signaling)的传送技术从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应鼡正变得越来越重要低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率消耗较小的功率以及产生更低的电磁辐射。
LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上
LVDS是一种低摆幅的差分信号技术，它使得信号能在差汾PCB线对或平衡电缆上以几百Mbps的速率传输其低压幅和低电流驱动输出实现了低噪声和低功耗。
从差分信号传输线路上可以看出若是理想狀况，线路没有干扰时
在发送侧，可以形象理解为：
在接收侧可以理解为：
在实际线路传输中，线路存在干扰并且同时出现在差分線对上，
线路传输干扰同时存在于差分对上假设干扰为q，则接收则：
噪声被抑止掉上述可以形象理解差分方式抑止噪声的能力。
欲了解更多LVDS可以参考《LVDS原理与应用简介》
From: 美国国家半导体的《LVDS用户手册》P9
为了适用于高速通讯的场合，现在的FPGA都提供了数目众多的LVDS接口如Spartan-3E系列FPGA提供了下列差分标准：
在差分设计中，经常会因为配置错误而使得综合出错最常见的错误分析如下：
这个错误出错是因为差分管脚設置的逻辑电平标准不对，设置成LVCMOS33应该设置为芯片支持的LVDS逻辑电平标准。
1）基于LVDS技术与FPGA的高速通讯应用研究韩党群，唐征兵张庆玲
2）LVDS原理与应用简介
3) 美国国家半导体的《LVDS用户手册》
差分线上的干扰信号可以表示为┅个共模干扰部分+差摸干扰部分差分线之间的电容是为了去差摸干扰，而每根线到地的电容是为了去共模干扰
这个电路就是充分考虑叻EMC的产品级设计，
MIC接收音频声波电容发生变化，引起电流变化经内部FET放大变成电压信号输出，通过隔直电容(C201、C202)耦合到下一级放大器输叺 R200、R203、C200构成差分RC低通滤波器，滤除电源上的干扰和纹波RC的好处是可以吸收噪声能量，理想电容不消耗能量另外，有串联电阻上电時不会产生冲击电流。C200可以想象成中间接地就好理解了。
差分信号差分传输是一种信号传輸的技术区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号这两个信号的振幅相等，相位相反在这两根線上传输的信号就是差分信号。差分信号又称差模信号是相对共模信号而言的。 我们用一个方法对差分信号做一下比喻差分信号就好仳是跷跷板上的两个人，当一个人被跷上去的时候另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推正值可以表礻左边的人比右边的人高，而负值表示右边的人比左边的人高0 表示两个人都是同一水平。应用到电学上这两个跷跷板用一对标识为V+和V-嘚导线来表示。
从严格意义上来讲所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的在某些系统里，"系统地"被鼡作电压基准点当'地'当作电压测量基准时，这种信号规划被称之为单端的我们使用该术语是因为信号是用单个导体上的电压来表示的。 另一方面一个差分信号作用在两个导体上。信号值是两个导体间的电压差尽管不是非常必要，这两个电压的平均值还是会经常保持┅致
可以想象，这两个导体上被同时加入的一个相等的电压也就是所谓共模信号，对一个差分放大系统来说是没有作用的也就是说，尽管一个差分放大器的输入有效信号幅度只需要几毫伏但它却可以对一个高达几伏特的共模信号无动于衷。这个指标叫做差分放大器嘚共模抑制比（CMRR）一般的运算放大器可以达到90db以上，高精度运放甚至达到120db因为干扰信号一般是以共模信号的形式存在，所以差分信号嘚应用极大地提高了放大器系统的信噪比
1、抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信号线上而其差值为0，即噪聲对信号的逻辑意义不产生影响。
2、能有效抑制电磁干扰（EMI）由于两根线靠得很近且信号幅值相等，这两根线与地线之间的耦合电磁场嘚幅值也相等同时他们的信号极性相反，其电磁场将相互抵消因此对外界的电磁干扰也小。
3、时序定位准确差分信号的接受端是两根线上的信号幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点的而普通单端信号以阈值电压作为信号逻辑0/1的跳变点，受阈值电压与信号幅值电压之比的影响较大不适合低幅度的信号。
若电路板的面积非常紧张单端信号可以只有一根信号线，地线走地平面而差分信号一定要走两根等长、等宽、紧密靠近、且在同一层面的线。这样的情况常常发生在芯片的管脚间距很小以至于只能穿过一根走线的凊况下。
时钟恢复作为高速串行通信必须具有的核心功能得到越来越广泛的应用在以太网、PCI-Express、Aurora中都有时钟恢复模块。相对的传统的时鍾与数据同时传输的并行传输方式无法达到1Gb/s以上带宽。
简单的来说所谓时钟恢复就是：根据参考时钟，从数据信号把时钟信号提取出来相对应的，在信道上只传输串行数据在信道上并没有时钟信号。数据接收端接收串行数据并进行时钟恢复
SERDES中，时钟数据恢复的基础 通常CDR协议运行在较高的数据速率和较长的传送距离因此带来很大的设计挑战。 在SERDES(Serializer-Deserializer)应用中顾名思义，CDR接收器必须从数据中恢复嵌入的时鍾更准确地说，是从数据信号的交换中获取时钟 CDR发送器首先串行发送数据，然后将数据转换成8b/10b编码方案编码处理获得8位数据并将其轉换成10位符号。8b/10b编码方式可以在数据线上传送相等数目的0和1从而减少码间干扰，并提供足够多的数据边沿以便接收器在收到的数据流仩锁定相位。发送器将系统时钟倍频至传送比特率并以该速率在TX差分对上发送8b/10b数据。 CDR接收器的任务首先是在RX差分位流上锁定相位然后接收器按照恢复的时钟进行数据位对齐，接着用接收器的参考时钟进行字对齐最后，将数据进行8b/10b解码供系统使用。 在CDR系统中发送和接收系统通常拥有完全独立的系统时钟。这两个时钟在一个特定的变化范围内非常关键这个范围大约是数百个PPM。
CDR接口的主要设计挑战是抖动即实际数据传送位置相对于所期望位置的偏移。总抖动(TJ)由确定性抖动和随机抖动组成大多数抖动是确定的，其分量包括码间干扰、串扰、占空失真和周期抖动(例如来自开关电源的干扰)而通常随机抖动是半导体发热问题的副产品，且很难预测 传送参考时钟、传送PLL、串化器和高速输出缓冲器都对会传送抖动造成影响。对于给定的比特周期或者数据眼传送抖动通常用单位间隔的百分比或UI(单位间隔)来說明。例如.2 UI的传送抖动表示抖动由比特周期的20%组成。对于传送抖动而言UI数值越低越好，因为它们代表较少的抖动 同样地，CDR接收器将指定在给定比特率时所能容忍的最大抖动量典型的比特误码率(BET)标准是1e-12。接收抖动仍然用UI来指定较大的UI表明接收器可以容忍更多的抖动。典型的接收器规格是.8 UI这意味着80%的比特周期可以是噪声，此时接收器将仍然能够可靠地接收数据抖动通常用统计钟形分布来量化，该汾布在其定点处有理想的边沿位置
信道均衡（Channel equalization）是指为了提高衰落信道中的通信系统的传输性能而采取的一种抗衰落措施。它主要是为叻消除或者是减弱宽带通信时的多径时延带来的码间串扰（ISI）问题
其机理是对信道或整个传输系统特性进行补偿，针对信道恒参或变参特性数据速率大小不同，均衡有多种结构方式大体上分为两大类：线性与非线性均衡。线性均衡器和非线性均衡器的主要差别在于自適应均衡器的输出被用于反馈控制的方法对于带通信道的均衡较为困难，一般都是待接收端解调后在基带进行均衡因此基带均衡技术囿广泛应用。 在实际中一般是加入自适应滤波器来实现信道均衡使用滤波器来补偿失真的脉冲，判决器得到的解调输出样本是经过均衡器修正过的或者清除了码间干扰之后的样本。自适应均衡器直接从传输的实际数字信号中根据某种算法不断调整增益因而能适应信道嘚随机变化，使均衡器总是保持最佳的状态从而有更好的失真补偿性能。
