这里介绍的有源二分频器的分频點调整可装入-个单独的机箱内其面板上只有电源开关。此二分频器的分频点调整末设用户控制既没有用来改变分频频率的开关，也没囿输出信号的外部电平控制要改变对场声器的激勘，就必须调整驱动放大器的音量控制

在后面板上，有四对RCA播口一对用于立体声售號输入，另外三对则分别用于立体声的低音、中音和高音信号的输出

后面板上还有一个NEC电源插座和一↑接在电源变压器切级电路的保险絲盒。

在机箱内全部电路均装在一块尺寸为219mnx99mm的印0剧电路板上，一组RCA输入和输出播座亦装在其上唯一的外部接线是环形电源变压器的次級与电路板的连接线。

采用有源二分频器的分频点调整可以降低对功放带宽的要求；省去了大功率的LC元件；分频点也易于调整且可以获嘚比功率分频更佳的效果。这里介绍两种有源二二分频器的分频点调整电路如图9-4所示为有源二二分频器的分频点调整组成的功放电路。IC1、R1、R4、R3、C2组成一阶低通滤波器以便从输入信号C1中分离出小于截止频率FOL的音频信号。

最简洁的电子分频网络只采用电阻R和电容C两种元件即鈳组成图1为一阶二分频网络及其特性示意图。

对于图1的一-阶二分频RC网络无论是高通滤波器还是低通滤波器的元件，均可用下式计算

式中fc为高通或低通滤波器的截止频率即分频频率（HZ）。 R的单位为kQ C的单位为uF。

一阶分频网络的衰减斜率不大仅为6dB/oct（倍频程）。如果把一階网络串联起来可构成二阶、三阶。..分频网络其中尤以二阶网络最为常用。图2为二阶二分频网络

显然二阶分频网络的衰减斜率由一階网络叠加而成，达到12dB/oct不过，二阶网络并非一-阶网络的简单串联计算这种网络时，应注意以下两个问题：

1.后面的一阶网络是前面一阶網络的负载如果把两个完全一-样的一阶网络直接串联起来，就会产生相互干扰为了避免这种影响，后面的一阶网络的阻抗应尽量高-些一般可取为前者的5~ 10倍。

具体一点说对于高通滤波器（见图2），后级的R值应取为前级Rh的5~ 10倍与此同时后级的C值则按相应在比例减小，即取前级C值的1/5~1/10同理，对低通虑波器后级的R值取前级RL值的5~10倍，C值则取前级C值的1/5~1/10.计算公式fc= 159/RC则不变

2.由于二闕絡カ一畍网絡串眠而成。一网絡嘚衰減斜率カ-6dB/oct即在たc赴衰減3dB圏3a），于是兩个一畍网絡串朕后在e赴的衰減幅度将迭-6d8（圏3b）从而使分頻点fc赴的合成頻呵出現下凹。内了避免出現遉紳現象由圏3可知，低通馮波器的截止頻率（-3dB点）f立遁当提高 而高通濾波器的截止頻率（-3dB点fn立造当降低。如果分頻网絡的分顎點取労c那幺可取ル=15tc， fh-tc/1 5.込桙大致上可保証在分頻点t処衰減幅度仍カ3d8左右，而線合頻呵比較平直无下凹現象

最后，无论是图还是图2的分頻网络实际使用时总要受到前、后级其他电路的并联作用的影响，从而使得分频特性发生偏移通常都必须在分频网络前、后各加一-级緩冲放大器与其他电路隔离。常用的缓神放大器是阴极跟随器

电子分频的基本用法是取代一般音 箱中的LC功率分频，见恩8a和8b 为此需要去掉音箱中的LC分频元件，然后用两台功放（也可以是一台立体声功放中的左、右声道直接驱功高音和低音扬声器）本二分频器的分频点调整则用来驱动高音功放和低音功效。此时只要查得音箱分频点即可计算RC分频网络元件值。此外音箱最好月备双线分音接线柱，以便驳接

现在许多发烧友手头使用中高档书架箱或中大型音箱的上限频率都在20kH2范围内。SACD和DVD-Audio的高频现在许多发烧友手头使用中高档书架箱或中大型音箱的上限频率都在20kHz范围内SACD和DVD-Audio的高频响应可达50-100kHz，一个简单而有效的方式是添加一只超高音扬声器分频点可选在10~ 15kHZ。（见图8c）现在国外市场上已有单独超高音扬声器可购可直接置于音箱上面。超高音扬声器实际所需功率较小因此高音功放的功率不必很大。如果两台功放的功率一样大小宜在高通输出电平调整电位器图6中50k2）之前串一适当阻值的固定电阻，以免不慎损坏超高音单元

在现有的系统上加一囼超低音箱， 分频点即选为100~300Hz 并尽可能低一些（见图8d）。超低音箱可用市售的商品箱此时就无须低音功放。也可使用大口径低音单元自淛但需要配一台低音功放。

有些发烧友觉得加超低音后效果反而不好。应该说这是一个普遍现象 其原因主要是房间的声学处理不到

1C2、R2、R5、R6、C3组成高通滤被器，从输入信号U分离出大于截止频率fu的音频信号

该二分频器的分频点调整由低通和高通两个滤铍器并联而成，输叺信号通过二分频器的分频点调整后分成小于2kHz和大于2kHz的两个音须信号分别供给双通道功率较大，再驱动低音及高音扬声器发声.CI为偏直耦匼电容、RP2可作音调控制这种二分频器的分频点调整结构简单，工作稳定分频点调整方便，装置容易有一定放大倍效。缺点是最大衰減速率只有一20dB/十倍频程使高低音分离不够砌底：与无源二分频器的分频点调整比较增加了一个功放通道

二分频器的分频点调整的作用:  在┅个扬声器系统里人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用尤其在中、高频部分，分频电路所起到的作用就更为明显其作用如下： 

    1 考虑中低单元指向性实用边界频率f=345/d（d=单元振膜有效直径）。通常8”单元的边界频率为2k6.5”单元的边界频率为2.7k，5”单元为3.4k4”单元为4.3k。也就是说使用上述单元其分频点不能大于各單元所对应的实用边界频率。 

    2 从高音单元谐振频率考虑分频点应大于三倍的谐振频率。也就是说从高音单元的角度出发通常分频点应夶于2.5k。 

    3 考虑中低音单元高端响应Fh通常分频点不应大于1/2 Fh。 实际上二分频音箱上述条件很难得到同时满足。这时设计者应在这三者中有一個比较好的折中选择但必须强调的是，第一个条件即实用边界频率应该优先满足 

    4 三分频的情况下，通常应将两个分频点隔得愈远（应茬三个倍频程以上）组合后的系统响应会变得愈好。否则将会出现复杂的干扰辐射现象。 

    5 低音与中音的分频点应考虑人声声像定位的問题应使人声的重放尽可能由中音单元来承担，以避免人声的声像定位音色发生过大的变化这一点往往容易被设计者所忽视。通常这┅分频点应为200-300Hz

摘要：基于目前流行的TSPC高速电路利用TSMC90nm 1．P9M 1．2V CMOS工艺设计了高速、低压、低功耗32／33双模前置二分频器的分频点调整，其适用于WLAN IEEE802．1la通信标准运用Mentor Graphics Eldo对该电路进行仿真，仿真结果顯示工作在5．8GHz时功耗仅0．8mW，电路最高的工作频率可达到6．25GHz

关键词：双模前置二分频器的分频点调整 单相时钟 高速度 低功耗

随着移动通信技术的迅速发展，对射频电路的高速、低功耗要求日益增长基于锁相环(PLL)结构的频率合成器是收发机前端电路的重要组成部分，对为混頻器提供纯净的本振信号具有重要地位。在PLL中压控振荡器(VCO)和前置二分频器的分频点调整(Prescaler)是工作在最高频率的两个模块，它们是限制PLL工莋频率的主要瓶颈因此提高前置二分频器的分频点调整的工作速度是解决限制PLL工作频率上限的一个关键因素。为了满足高频通信的要求必须对前置二分频器的分频点调整和VCO进行高速、低功耗的优化设计。

双模前置二分频器的分频点调整以D触发器为主要单元近年来涌现叻很多不同结构的高速D触发器。第1种是静态SCL结构由ECL电路结构演变而成。与传统的静态二分频器的分频点调整相比由于它的摆幅较小，所以工作速度快但是典型SCL结构的2分频电路包括尾电流源在内至少需要18个MOS管，MOS管无法做到小尺寸导致输入电容很大甚至超过了管子本身嘚电容，所以SCL二分频器的分频点调整功耗较高第2种是动态的TSPC(单相时钟)结构，它采用单相时钟的TSPC技术使构成二分频器的分频点调整的元件數目减少可以提高电路的工作速度，同时这种电路的功耗极低所以经常在前置二分频器的分频点调整中采用。TSPC二分频器的分频点调整嘚不足是噪声性能不佳因为动态单端结构比SCL结构更容易受噪声的影响。第3种是注锁式(iniected-locked)电路由于要使用电感器，因而它的体积过大且工藝难度高很少被应用。具体采用哪种电路结构应视情况而定

本文采用动态TSPC结构，利用TSMC 90nm 1P9M 1．2VCMOS工艺设计了一个适用于WLAN IEEE802．11a标准的双模前置二汾频器的分频点调整，具有高速、低压、低功耗的特点

双模前置二分频器的分频点调整的基本结构如图1所示，包括三个部分：同步2／3二汾频器的分频点调整由异步除2二分频器的分频点调整构成的二分频器的分频点调整链，以及反馈部分控制信号MC控制分频比，当MC=1时为32分頻当MC=O时为33分频。

图l双模前置二分频器的分频点调整结构图

本设计基于上述传统结构通过减少高频同步二分频器的分频点调整单元中MOS管嘚个数，达到降低功耗的目的

1．2 同步二分频器的分频点调整设计

同步2／3二分频器的分频点调整的结构框图如图2所示，它是整个二分频器嘚分频点调整工作频率最高的部分亦是决定前置二分频器的分频点调整速度和功耗的关键部分。

MC为逻辑高电平时电路实现2分频；MC为逻輯低电平时，电路实现3分频采用同步2／3二分频器的分频点调整，大大减少了工作在高频部分MOS管的数目从而同步部分的功耗有所下降。哃时将“与”门设计在D触发器中这种集成“与”门的触发器不但简化了电路设计，而且避免了单独设计逻辑门所带来的寄生参数的影响减少了速度损失，从而很好地缓解了工作速度和功耗之间的矛盾

从以上的分析可以看出，电路最大的功耗来自同步2／3二分频器的分频點调整但无论是同步2／3二分频器的分频点调整还是异步二分频器的分频点调整链都必须采用D触发器，因此设计好高速低功耗的D触发器是影响整个二分频器的分频点调整速度和功耗的关键

图3为常用的Yuan-Svensson型D触发器(下降沿触发)，这种电路采用动态CMOS技术从左至右由一个N-C2MOS级，一个P-PrechargeCMOS級和一个P-C2MOS级组成相对于传统的静态二分频器的分频点调整，它的各项性能已经有了明显的改善但是由于大多数MOS管既是前级的负载管又昰后级的驱动管，每一级三个MOS管叠加带来了大的RC延迟所以就算减小其尺寸也不能提高速度。为此我们对图3中的C2MOS电路进行改进用钟控伪PMOS反相器代替N-C2MOS，这样MOS管的数目、负载电容都有减小同样用钟控伪NMOS反相器代替PC2MOS，构成图4所示的动态有比锁存器当时钟信号为低(高)电平时锁存器工作在求值(保持)模式，与Yuan-Svensson结构的D触发器相比具有更低的RC因此减小了功耗和传输延迟。

需要注意的是当图4的锁存器工作在求值模式時(CLK为低电平)，如果此时输入信号D由高电平向低电平变化则输出Q的状态发生翻转，导致误操作于是需要在锁存器的输入端加上一级时钟偽PMOS，如图5以防止图4所示的锁存器工作在求值模式时输入端D电压发生由高到低的翻转，保证锁存器的输出在单个周期仅可以改变一次图5即为本文采用的负边沿触发的动态D触发器，相比于图3所示的YuanSvensson D触发器动态D触发器的晶体管数目减少了三个，增强了时钟的驱动能力不仅提高了电路的工作频率，而且大大降低了功耗同时将“与  ”门集成到DFF中去，如图6所示仿真结果表明这种集成“与”门的D触发器工作速喥有一定提高，同时也降低了电路的功耗在同步2／3二分频器的分频点调整中，DFFl采用的是不带“与”门的D触发器DFF2采用带“与”门的触发器。

1．4 异步除2二分频器的分频点调整

经过同步2／3二分频器的分频点调整分频后信号的频率已经降低。由于方波驱动较长分频链时可能引起模块内部某点的高电平陷落，从而造成整个电路的逻辑混乱由于同步二分频器的分频点调整中D触发器的NQ端输出的高电平不稳定，可鉯通过在Q端添加缓冲器予以解决仿真结果表明，用该触发器组成的异步链可在速度、频率和功耗间达到很好的折衷

调试时，首先要确萣P1管与Nl管的宽长比(W／L)以保证时钟为高电平时图4所示的锁存器N2管总保持在关断状态，电路处于保持模式因而输出O点的电压保持不变。当時钟从高变为低时锁存器进入求值模式，此时如果输入D为低电平这时N2管和P2管都导通，要求P2管的上拉能力比N2的下拉能力弱以保证Q点输絀VOLQ比下一级门电路的输入电压VIL低，即输出在低电平范围内

采用TSMC90nm CMOS工艺，电源电压1．2V使用Mentor公司的Eldo软件对本设计进行仿真，仿真结果显示輸入频率为5．8GHzH寸，电路功耗仅为O．8mW

对于一个双模前置二分频器的分频点调整来说，工作的速度(输入信号的频率)和功耗是其性能最重要的兩个参数本文采用动态有比D触发器的结构，相比于传统的Yuan-SvenssonTSPC D触发器MOS管的数目减少了3个，这个对于VLSI来说将大大提高了其集成度因此有着哽好的工作频率和更低的功耗。并在此基础上设计了一个前置二分频器的分频点调整完全覆盖了WLAN IEEE802．11a通信标准的所有频段。采用TSMC90nmCMOS工艺电源电压1．2V，运用Mentor公司的Elod软件对本设计进行仿真电路工作在5．8GHz时功耗仅为0．8mW。电路最高工作频率可达到6．25GHz