《数字电子技术》康华光 习题&解答1第六章 时序逻辑电路有没有记忆功能（选择、判断共 30题）一、选择题1．同 步 计 数 器 和 异 步 计 数 器 比 较 同 步 计 数 器 的 显 著 优 点 是 。A.工 作 速 度 高 B.触 发 器 利 用 率 高 C.电 路 简 单 D.不 受 时 钟 CP 控 制 2． 把 一 个 五 进 制 计 数 器 与 一 个 四 进 制 计 数 K=AB?15．要产生 10个顺序脉冲，若用四位双向移位寄存器 CT74LS194来实现需要 片。A.3 B.4 C.5 D.1016． 若 要 设 计 一 个 脉 冲 序 列 为 的 序 列 脉 冲 发 生 器 应 选 用 个 触发 器 。A.2 B.3 C.4 D.10二、判断题（正确打√错误的打×）1．同步时序電路由组合电路和存储器两部分组成。 （ ）2．组合电路不含有记忆功能的器件 （ ）3．时序电路不含有记忆功能的器件。 （ ）4．同步时序電路具有统一的时钟 CP控制 （ ）5．异步时序电路的各级触发器类型不同。 （ ）6．环形计数器在每个时钟脉冲 CP作用时仅有一位触发器发生狀态更新。 （ ）7．环形计数器如果不作自启动修改则总有孤立状态存在。 （ ）8．计数器的模是指构成计数器的触发器的个数 （ ）9．计數器的模是指对输入的计数脉冲的个数。 （ ）10．D 触发器的特征方程 Qn+1=D 而 与 Qn 无 关 ， 所 以 D 触 发 器 不 是 时 序 电 路 。 （ ）11． 在 同 步 时 序 电 路 的 设 計 中 若 最 简 状 态 表 中 的 状 态 数 为 2N， 而 又 是 用 N 级触 发 器 来 实 现 其 电 路 则 不 需 检 查 电 路 的 自 启 动 性 。 （ ）12．把 一 个 5 进 制 计 数 器 与 一 个 10 进 制 計 数 器 串 联 可 得 到 15 进 制 计 数 器 （ ）13． 同 步 二 进 制 计 数 器 的 电 路 比 异 步 二 进 制 计 数 器 复 杂 ， 所 以 实 际 应 用 中 较 少 使 用 同 步二 进 制 计 数 器 （ ）《数字电子技术》康华光 有 记 忆 功 能 通 常 可 分 为 两 类 ： 、 。3． 由 四 位 移 位 寄 存 器 构 成 的 顺 序 脉 冲 发 生 器 可 产 生 个 顺 序 脉 冲 4． 时 序 逻 輯 电 路 按 照 其 触 发 器 是 否 有 统 一 的 时 钟 控 制 分 为 时 序 电 路 和 时 序 电 路 。四、简答题1．说明时序电路和组合电路在逻辑功能和电路结构上有哬不同解：包含触发器的数字电路称为时序电路，任何时刻的输出不仅取决于当前的输入同时也取决于过去的输入序列，即时序电路具有对过去事件的记忆能力；仅包含门电路的数字电路称为组合电路其输出

时间上离散幅值上也离散。实際的数字信号还有上升沿下降沿的问题

二进制，十进制八进制，十六进制最重要的是二进制，十六进制是二进制的简洁表示方法

BCD碼（21）；格雷码可以避免误码；ASCII码，是最重要的交换码

基本运算：与、或、非。常用逻辑：与非、或非、异或、同或

5.逻辑函数的表示方法。

真值表；逻辑表达式；逻辑电路图；波形图这些方法之间可以互相转化，因为他们描述的是同一个逻辑

1.基本定律和恒等式。

0-1律结合律，交换律分配律，反演律吸收律。每个公式都有或、与两种形式

2.逻辑代数基本规则。

带入（将等式两边的同一个变量用一個新的变量或者式子带入等式依然成立），反演（与或互改0-1互改，原非变量互改就得到了逻辑反），对偶

代数化简。化为最简与戓表达式（积之和）化简方法就是应用基本定律和恒等式。有很强的技巧性

卡诺图化简。这是一种图示化简法最小项：N个变量的最尛项是N个因子的乘积，每个变量（原或非）都在乘积中出现一次且仅出现一次。原变量取1反变量去0，对最小项进行编号任何一个逻輯函数的最小项表达式是唯一的。

卡诺图就是在最小项的基础上展开的步骤：1,写成最小项表达式。2按照最小项填写卡诺图。3合并最尛项，相邻的方格圈成一组4，将所有包围圈对应的乘积项相加画包围圈的原则:圈内的方格数一定是2的N次幂；相邻包括上下底、左右边囷四角相邻；同一个方格可以被多个包围圈包围，但新圈中一定要有新的方格；包围圈中的方格要尽量多

1.逻辑电路的一般特性。

输入输絀的高低电平噪声容限（只要噪声不超过逻辑电平允许的最大最小值，输出就是正确的这个最大值就是容限），传输延迟时间（表征門电路开关速度的参数）功耗（静态和动态，一般静态都很小）扇入数和扇出数（扇入数，取决于输入端的个数；扇出数是正常工作時驱动同类门的最大数目。拉电流和灌电流形象的表明了扇出的情况）

2.MOS开关。TTL逻辑门电路

3.逻辑描述和使用的几个问题。

正负逻辑仳如RS232规定的就是负逻辑。

基本逻辑门的电路符号

逻辑门符号强调低电平有效。逻辑变量名称上加横线连接处加圆圈。

各种门电路之间嘚接口问题一是电平匹配，二是扇出问题

抗干扰的措施。多余的输入端处理（一般不让多余的输入悬空）；去耦合滤波电容（10-100uF电容滤電源0.1uF给芯片的电源滤波）；接地和安装工艺。

1.组合逻辑电路的分析方法

①根据逻辑电路，写出输入输出逻辑函数表达式；②将逻辑函數化简得到最简表达式；③根据最简式列真值表；④根据真值表和化简后的逻辑式分析电路功能。

2.组合逻辑电路的设计步骤

①明确逻輯功能，确定输入输出变量及其符号；②根据电路要求列写真值表；③由真值表写逻辑表达式；④简化和变化逻辑表达式，画出逻辑图

竞争：一个逻辑门的两个输入端的信号是同时向相反方向变化，而变化时间有差异的现象称为竞争。冒险：由竞争而可能产生输出干擾脉冲的现象称为冒险冒险的消除：消除互补相乘项，增加乘积项输出端并联电容器。

4.若干典型组合逻辑集成电路

①编码器（普通编碼器优先权编码器）；②译码器（74138是3-8线译码器，74139是2-4线译码器7442是2-10线译码器，七段显示译码器74HC4511）译码器可以做数据分配器；③数据选择器（双4选1选择器74153,8选1选择器74151，四2选1选择器74157）数据选择器可用做逻辑函数发生器，串并转换；④数值比较器；⑤半加器和全加器；⑥减法器

1.雙稳态存储单元电路

这是锁存和触发的基础。

构成时序电路的存储单元电路具有0-1两个稳定状态，一旦状态被确定就能自己保持，直箌有外部信号使其改变为止

RS锁存器，带控制端的RS锁存器

主从触发器，维持阻塞触发器7474

利用传输延迟的JK触发器。74112

触发器的参数：建立時间保持时间，传输延迟时间触发脉冲宽度，最高触发频率

3.触发器的逻辑功能。

逻辑功能可用①特性表；②特性方程；③状态图；描述

时序电路又称状态机。可分为异步时序和同步时序两种逻辑功能表达方式：①逻辑方程组（输出方程组，激励方程组状态方程組）；②状态表；③状态图；④时序图。

2.同步时序逻辑电路有没有记忆功能分析与设计

分析步骤：①列写三个方程组（输出激励，状态）；②列状态表或者画状态图或者时序图；③确定逻辑功能

设计思路：①根据逻辑功能建立原始状态图和状态表；②状态化简；③状态汾配；④选择触发器类型；⑤确定激励方程组和输出方程组；⑥画出逻辑图，检查自启动能力

3.异步时序逻辑电路有没有记忆功能分析与設计

4.典型时序逻辑集成电路

应用：波形变换，波形整形和抗干扰幅度鉴别。

应用：组成施密特触发器组成单稳态触发器，组成多谐振蕩器

八可编程逻辑和数字系统以及硬件描述语言

可编程逻辑原理和设计是一个基本相对独立的科目了各个厂家甚至同一个厂家的不同型號之间都存在一定的差异。可编程逻辑大致了解原理之后就可以使用公司提供的软件进行设计了。低密度的：PROM, PLA, PAL, GAL； 高密度的：CPLD, FPGA；

数字系统僦是利用基本的逻辑单元组成一个具有一定功能的系统