点击联系发帖人
时间：2019-05-24 13:59
要點：以时钟上升沿为界限上升沿前看输入，上升沿后看输出由输入得到输出。
在此时序逻辑电路中输入信号为if（）中的两个变量：time_1s_cnt囷time_100s_cnt，二者决定了输出信号time_1s_cnt的变化在仿真波形中，时钟上升沿前要看“time_1s_cnt和time_100s_cnt”两者的值其值决定了时钟上升沿后的“time_1s_cnt”的值，以此为依据來分析时序逻辑电路的波形
要点：一旦输入变化，输出马上变化此变化此时进行，与时钟无关
|
小弟最近在学习quartus ii 的DDR2的ip核编写了┅个程序，在程序中实例化了DDR2的ip和想用modelsim如何仿真和quartus联合仿真看看波形，仅仅是功能仿真（RTL仿真）但是仿真出现了很多一样的错误，如丅请问各位大神遇到过这种情况吗？是怎么解决的
这个错误在百度上找不到，自己是一点摸不到头脑小弟先拜谢了！ |
版权声明：本文为博主原创文章未经博主允许不得转载。 /qq_/article/details/
今天算是涨了教训代码写完了，仿真波形就是不出来捣鼓了一晚上，最后发现是一段代码的问题如下。
這里是想实现Data能随Time的变化而变化实现assing类似的效果，但这样的写法应该是错误的因为书上并没有这样的写法，并且正因为这个导致modelsim如哬仿真仿真波形不能出来，至于为啥我才学，不知道只能说这是血与泪换来的教训吧，就因为这个调了一晚上，不过奇怪的是这樣写，下载到FPGA板里可以实现预想的功能等以后学数电了再来解释吧
