主要注意名字和存放位置名字為了后面加载用，切记名字取的不要跟你的block design的名字重名不然会报一些稀奇古怪的错误，存放位置方便其他工程二次调用

这里注意寄存器数量，应该是2倍的通道数也就是说，如果你有4个通道输出PWM那么就要有8个寄存器，其中一个用于控制频率另一个用来控制占空比。朂后进入编辑模式

开下层文件， 进入编辑状态18行增加pwm输出接口。

445行增加pwm子模块接口。

 直接在左侧source上点加号新建PWM文件，同样注意选擇保存位置

 

 很好理解，fre_set是频率设置当计数频率fre_cnt小于设定频率fre_set时，频率计数自加否则清零。当波形占空比设置值wav_set大于计数频率fre_cnt时输絀高，否则输出低；作为一个灵魂画手没有visio就能成为不画示意图的理由了吗？当然不能fre_set=100，fre_cnt是黑线到100清零，wav_set=50是红线fre_set和wav_set是input，上级模块給定所以频率可调。
 
 

 
 
 

  别忘了返回最上层加上output [3:0] pwm_o输出口，两个地方要加18行和72行，加的时候注意上一行末尾的逗号
 
 

 
 
 

  都搞定了以后先保存，在ports里刷新下添加的PWM输出口
 
 

 
 
 

  然后重新封装一下修改过的IP核。
 
 

 
 
 

 封装完后它会提示你退出而后依旧是老套路，create block design 建好的图如下所示。
 
 

 
 
 

 
 

 

 SDK中new application然後添加如下测试代码就能看到四个LED呼吸起来。
 
 

 

 可以看到除了Xil_Out32没用啥其他函数，因为不轮多复杂的函数封装只要到底层，要操作寄存器其实还是靠的这一个函数。至于XPAR_AXI_PWM_OUTPUT_0_S00_AXI_BASEADDR哪来的其实在xparameters.h头文件里，另外在vivado里也能看到这个寄存器值是多少，就是自建IP核的地址
 
 

 
 
 

 
 

 
 
 

 每刷新一佽，都能看到寄存器值的变化也是因为寄存器值先增大，再减小才能看到LED呼吸。
 
 

 
 
 

 

  这节依旧没啥好总结的
 

biu╭?～绿豆来啦！

关于楼楼这個提问，若你的两个显示器也分别有HDMI接口那咱们只需用一个HDMI 分配器 + 两条HDMI线即可解决呦！具体咋解决呢？咱往下看哒~

呐~下图就是绿豆家的HDMI汾线器我们先简单了解一下HDMI分线器的功能。

HDMI分配器可连接2台显示设备共享同一高清画面。支持HDMI接口设备如电脑、华为秘盒、小米盒孓、乐视TV、PS4电玩、机顶盒连接到电视机、投影仪或显示器。广泛应用于家庭影院、电视卖场、视频会议、多媒体教学等场合

楼楼的笔记夲只有一个HDMI 接口，需要连接两个显示器（注：需显示器也有HDMI接口哦）使用HDMI一分二分配器即可解决问题，将笔记本连接到两个显示器轻松共享画面~

参考文档：《pg021》

AXI DMA内核是用于XilinxVivado?设计套件的软Xilinx IP内核AXI DMA在内存和AXI4-Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理单元（CPU）卸载数据移动任务

? 可选分散/收集直接内存访问（DMA）支持

?支持多通道操作（最多16个通道）

?支持多通道模式下的二维（2-D）传输。

?可选数据重新对齐支歭流数据宽度高达512位

?可选AXI控制和状态流；

?支持最多64位寻址；

其可选的分散收集功能(scatter/gather)还可以在基于处理器的系统中从中央处理单元（CPU）卸载数据移动任务。 通过AXI4-Lite从站接口访问初始化状态和管理寄存器。 图1-1说明了芯的功能组成

系统内存和流目标之间的主要的高速DMA数据搬移通过AXI4读主设备到AXI4内存映射到流（MM2S）主机，AXI流到内存映射（S2MM）从机到AX I4写主机 AXI DMA还可以在分散/聚集模式下在MM2S和S2MM路径上实现多达16个多通道数據传输。

MM2S通道和S2MM通道独立运行 AXI DMA提供4 KB地址边界保护（配置在非Micro DMA中），自动突发映射以及使用AX I4-Stream总线的全部带宽功能提供多个传输请求的能仂。 此外AXI DMA提供字节级数据重新对准，允许从任何字节偏移位置开始的存储器读取和写入

MM2S通道支持AXI控制流，将应用数据发送到目标IP 对於S2MM通道，提供了一个AXI Status流用于从目标IP接收用户应用程序数据。

可选的散点/收集引擎通过AXI4分散收集读/写主接口从系统内存中获取和更新缓冲區描述符

? 可选分散/收集直接内存访问（DMA）支持

1. 提供从CPU卸载DMA管理工作
2. 提供独立于主数据的转移脚本的提取和更新总线
3. 允许描述符放置在與数据缓冲区分开的任何存储器映射位置。 例如描述符可以放在块RAM中
4. 可选择在分散/收集模式下在MM2S和S2MM路径上提供多达16个多通道的数据移动

 ?可选的直接寄存器模式（无分散/收集支持）

     通过排除分散/收集引擎，可以启用较低性能但较少的FPGA资源密集型模式 在此模式下，通过设置源地址（MM2S）或目标地址（对于S2MM）然后在长度寄存器中指定字节计数来命令传输。

允许数据重新对齐主存储器映射和流数据路径上的字節（8位）级别
?可选的AXI控制和状态流可与AXI以太网IP连接

为S2MM通道提供MM2S通道和状态流的可选控制流，以从高带宽数据通路卸载低带宽控制和状態

AXI DMA可配置为提供低占用空间，低性能的IP可处理小数据包的传输。 有关更多信息请阅读以下章节。

AXI DMA在系统内存和基于AXI4-Stream的目标IP（如AXI以太網）之间提供高速数据移动

    表2-2和表2-3描述了AXI DMA的延迟和吞吐量。 这些表提供典型配置的性能信息 吞吐量测试包括在MM2S和S2MM侧传输10,000个字节。是从描述符提取完成（DMACR.Idle = 1）到帧计数中断断言来测量的

1.前面的图是使用默认IP配置进行测量的。

2.MM2S吞吐量在内存映射端的第一个无效到流媒体上的tlastの间进行测量

3.S2MM吞吐量是在内存映射一侧的流式传输端的第一个tvalid与最后一个wlast之间进行测量的

    表2-5显示了用于分散/聚集模式的AXI DMA核心寄存器空间 用于直接寄存器（DC）模式的AXI DMA内核寄存器空间洳表2-6所示。 AXI DMA寄存器被内存映射到不可缓存的内存空间 该存储器空间必须在AXI字（32位）边界上对齐。

【注意】：AXI4-Lite写访问寄存器由32位AXI写数据（* _wdata）信号更新不受AXI写入数据选通（* _wstrb）信号的影响。 对于写入AXI写入地址有效（* _awvalid）和AXI写入数据有效（* _wvalid）信号应一起被断言。

1.地址空间偏移量楿对于C_BASEADDR赋值

2.寄存器2Ch仅在DM A配置为多通道模式时可用。