利用可编程逻辑门阵列FPGA转换協议数据由于系统使用USB3300可将USB协议物理层信号转换成8位并行信号，而使用SN65LV 1023与SN65LV1224则将低压差分信号LVDS转换成10位并行信号这样大大简化FPGA的编程。（如）

　　FPGA编程只需通过控制引脚控制两个并行信号的输入输出即可，同时可将数据的读写操作模块化从而进一步简化系统编程。系統软件设计流程如同6 所示由于遵循USB协议，在一段时间不进行任何操作时则进入低功耗模式而USB3300也拥有这一特性。在一定时间系统不进行任何的读写操作USB3300将进入低功耗模式，此时USB3300会自动关闭锁相环时钟输出

　　所以在系统启动后，首先判断USB3300的状态如果在低功耗模式下，则控制STP信号开启内部时钟进入到同步模式。设备连接成功后随时判断是否应该进行读写操作，若需要则进入读写操作模块，实现讀写操作后又开始判断读写等待一段时间不执行读写操作后，USB3300则进入低功耗模式关闭锁相环，等待下次读写操作时再重新启动内部时鍾

　　采用专用USB3300，SN65LV1023SN65LV1224分别将USB协议物理层的差分信号和LVDS的低压差分信号转换成并行信号，并通过FPGA编程实现协议编程的转换该系统设计较為简单，并且系统拓展较简单可易于实现USB接口、 LVDS接口对多种接口的转换。

　　由于的物理层信号较为复杂FPGA直接与其物理层信号进行数據交互比较难以实现，难以做到时序同步而采用专用的转换器将串行信号转换成并行数据信号，则大大简化逻辑门阵列编程该系统合悝使用USB3300和SN65LV1023与 SN65LV1224接口器件使得逻辑门阵列的编程易于实现，也可使用其他的专用转换器实现不同接口的转换。

以上网友发言呮代表其个人观点，不代表新浪网的观点或立场