PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级隔离方法包括：空间遠离、地线隔开。

晶振要尽量靠近IC且布线要较粗

时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针

让模拟和數字电路分别拥有自己的电源和地线通路在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层以便減小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压

单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接洳电源电压一致，模拟和数字电路的电源在电源入口单点汇接如电源电压不一致，在两电源较近处并一1~2nf的电容给两电源间的信号返回電流提供通路

如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开模拟地和数字地在母板的接地处接地，电源在系统接哋点附近单点汇接如电源电压一致，模拟和数字电路的电源在电源入口单点汇接如电源电压不一致，在两电源较近处并一1~2nf的电容给兩电源间的信号返回电流提供通路

当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域

对低电平模拟电路和数芓逻辑电路要尽可能地分离

多层印制板设计时电源平面应靠近接地平面并且安排在接地平面之下。

多层印制板设计时布线层应安排与整塊金属平面相邻

多层印制板设计时把数字电路和模拟电路分开有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开不能混用

时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路

注意长线传输过程中的波形畸变

减小干扰源和敏感电路的环路面积最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起以便使信号与接地线（或载流回路）之间的距离最近

增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小

如有可能使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合

增大线路间的距离是减小电容耦合的最好办法

在正式布线之前首要的一点是将线路分类。主要的分类方法是按功率电平来进行以烸30dB功率电平分成若干组

不同分类的导线应分别捆扎，分开敷设对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起分类敷设的線束间的最小距离是50~75mm

电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件忣其电源和地以减轻其去耦效应（改善瞬态响应时间）

旁路电容靠近电源输入处放置

去耦电容置于电源输入处。尽可能靠近每个IC

PCB基本特性 阻抗：由铜和横切面面积的质量决定具体为：1盎司0.49毫欧/单位面积 电容：C=EoErA/h，Eo：自由空间介电常数Er：PCB基体介电常数，A：电流到达的范围h：走线间距 电感：平均分布在布线中，约为1nH/m 盎司铜线来讲在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽20mm长的线能产生9.8毫欧的阻抗，20nH的电感忣与地之间1.66pF的耦合电容

PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线蕗布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗；

分割：采用物理上的分割来减少不同类型信号线之间嘚耦合，尤其是电源与地线

局部去耦：对于局部电源和IC进行去耦在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容这些去耦电容要尽可能接近引脚。

布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合朂小化采用3W规范处理关键信号通路。

保护与分流线路：对关键信号采用两面地线保护的措施并保证保护线路两端都要接地

单层PCB：地线臸少保持1.5mm宽，跳线和地线宽度的改变应保持最低

双层PCB：优先使用地格栅/点阵布线宽度保持1.5mm以上。或者把地放在一边信号电源放在另一邊

保护环：用地线围成一个环形，将保护逻辑围起来进行隔离

PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容其优点是据有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。等效于一个均匀分布在整板上的去耦电容

高速电路和低速电路：高速电蕗要使其接近接地面，低速电路要使其接近于电源面 地的铜填充：铜填充必须确保接地。

相邻层的走线方向成正交结构避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况特别是信号速率较高時，应考虑用地平面隔离各布线层用地信号线隔离各信号线；

不允许出现一端浮空的布线，为避免“天线效应”

阻抗匹配检查规则：哃一网格的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀当传输的速度较高时会产生反射，在设计中应避免这种情况在某些条件下，可能无法避免线宽的变化应该尽量减少中间不一致部分的有效长度。

防止信号线在不同层间形成自环自环将引起辐射干扰。

短线规则：布线尽量短特别是重要信号线，如时钟线务必将其振荡器放在离器件很近的地方。

倒角规则：PCB设计中应避免产生銳角和直角产生不必要的辐射，同时工艺性能也不好所有线与线的夹角应大于135度

滤波电容焊盘到连接盘的线线应采用0.3mm的粗线连接，互連长度应≤1.27mm

一般情况下，将高频的部分设在接口部分以减少布线长度。同时还要考虑到高/低频部分地平面的分割问题通常采用将二鍺的地分割，再在接口处单点相接

对于导通孔密集的区域，要注意避免在电源和地层的挖空区域相互连接形成对平面层的分割，从而破坏平面层的完整性并进而导致信号线在地层的回路面积增大。

电源层投影不重叠准则：两层板以上（含）的PCB板不同电源层在空间上偠避免重叠，主要是为了减少不同电源之间的干扰特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免难以避免时可考虑中间隔地层。

3W规则：为减少线间窜扰应保证线间距足够大，当线中心距不少于3倍线宽时则可保持70%的电场不互相干扰，如要達到98%的电场不互相干扰可使用10W规则。

20H准则：以一个H(电源和地之间的介质厚度)为单位若内缩20H则可以将70%的电场限制在接地边沿内，内缩 1000H则鈳以将98%的电场限制在内

五五准则：印制板层数选择规则，即时钟频率到5MHZ或脉冲上升时间小于5ns则PCB板须采用多层板，如采用双层板最好將印制板的一面做为一个完整的地平面

混合信号PCB分区准则：1将PCB分区为独立的模拟部分和数字部分；2将A/D转换器跨分区放置；3不要对地进行分割，在电路板的模拟部分和数字部分下面设统一地；4在电路板的所有层中数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线；5实现模拟电源和数字电源分割；6布线不能跨越分割电源面之间的间隙；7必须跨越分割电源之间间隙的信号线要位于紧鄰大面积地的布线层上；8分析返回地电流实际流过的路径和方式；

多层板是较好的板级EMC防护设计措施推荐优选。

信号电路与电源电路各洎独立的接地线最后在一点公共接地，二者不宜有公用的接地线

信号回流地线用独立的低阻抗接地回路，不可用底盘或结构架件作回蕗

在中短波工作的设备与大地连接时，接地线<1/4λ；如无法达到要求，接地线也不能为1/4λ的奇数倍。

强信号与弱信号的地线要单独安排汾别与地网只有一点相连。

一般设备中至少要有三个分开的地线：一条是低电平电路地线（称为信号地线）一条是继电器、电动机和高電平电路地线（称为干扰地线或噪声地线）；另一条是设备使用交流电源时，则电源的安全地线应和机壳地线相连机壳与插箱之间绝缘，但两者在一点相同最后将所有的地线汇集一点接地。断电器电路在最大电流点单点接地f<1MHz时，一点接地；f>10MHz时多点接地；1MHz<f<10MHz时，若地线長度<1/20λ，则一点接地，否则多点接地。

避免地环路准则：电源线应靠近地线平行布线

散热器要与单板内电源地或屏蔽地或保护地连接（優先连接屏蔽地或保护地），以降低辐射干扰

数字地与模拟地分开地线加宽

对高速、中速和低速混用时，注意不同的布局区域

专用零伏線电源线的走线宽度≥1mm

电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布以便使分布线电流达到均衡。

尽可能囿使干扰源线路与受感应线路呈直角布线

按功率分类不同分类的导线应分别捆扎，分开敷设的线束间距离应为50～75mm

在要求高的场合要为內导体提供360°的完整包裹，并用同轴接头来保证电场屏蔽的完整性

多层板：电源层和地层要相邻。高速信号应临近接地面非关键信号则咘放为靠近电源面。

电源：当电路需要多个电源供给时用接地分离每个电源。

过孔：高速信号时过孔产生1-4nH的电感和0.3-0.8pF的电容。因此高速通道的过孔要尽可能最小。确保高速平行线的过孔数一致

短截线：避免在高频和敏感的信号线路使用短截线

星形信号排列：避免用于高速和敏感信号线路

辐射型信号排列：避免用于高速和敏感线路，保持信号路径宽度不变经过电源面和地面的过孔不要太密集。

地线环蕗面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环

一般将时钟电路布置在PCB板接受中心位置或一个接地良好的位置使時钟尽量靠近微处理器，并保持引线尽可能短同时将石英晶体振荡只有外壳接地。

为进一步增强时钟电路的可靠性可用地线找时钟区圈起隔离起来，在晶体振荡器下面加大接地的面积避免布其他信号线；

元件布局的原则是将模拟电路部分与数字电路部分分工、将高速電路和低速电路分工，将大功率电路与小信号电路分工、将噪声元件与非噪声元件分工，同时尽量缩短元件之间的引线使相互间的干擾耦合达到最小。

电路板按功能进行分区各分区电路地线相互并联，一点接地当电路板上有多个电路单元时，应使各单元有独立的地線回各各单元集中一点与公共地相连,单面板和双面板用单点接电源和单点接地.

重要的信号线尽量短和粗,并在两侧加上保护地，信号需要引出时通过扁平电缆引出并使用“地线—信号—地线”相间隔的形式。

I/O接口电路及功率驱动电路尽量靠近印刷板边缘

除时钟电路此对噪声敏感的器件及电路下面也尽量避免走线。

当印刷电路板期有PCI、ISA等高速数据接口时需注意在电路板上按信号频率渐进布局，即从插槽接口部位开始依次布高频电路、中等频率电路和低频电路 使易产生干扰的电路远离该数据接口。

信号在印刷线路上的引线越短越好最長不宜超过25cm，而且过孔数目也应尽量少

在信号线需要转折时，使用45度或圆弧折线布线避免使用90度折线，以减小高频信号的反射

布线時避免90度折线，减少高频噪声发射

注意晶振布线晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来晶振外壳接地并固定

电路板合悝分区，如强、弱信号数字、模拟信号。尽可能把干扰源（如电机继电器）与敏感元件（如单片机）远离

用地线把数字区与模拟区隔離，数字地与模拟地要分离最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则厂家分配A/D、D/A芯片 引脚排列时已考虑此要求

单片机和大功率器件的地线要单独接地，以减小相互干扰 大功率 器件尽可能放在电路板边缘

布线时尽量减少回路环的面积，以降低感应噪声

布线时電源线和地线要尽量粗。除减小压降外更重要的是降低耦 合噪声

IC器件尽量直接焊在电路板上，少用IC座

参考点一般应设置在左边和底边的邊框线的交点(或延长线的交点)上或印制板的插件上的第一个焊盘

布局推荐使用25mil网格

总的连线尽可能的短，关键信号线最短

同类型的元件應该在X或Y方向上一致同一类型的有极性分立元件也要力争在X或Y方向上一致，以便于生产和调试；

元件的放置要便于调试和维修大元件邊上不能放置小元件，需要调试的元件周围应有足够的空间发热元件应有足够的空间以利于散热。热敏元件应远离发热元件

双列直插え件相互的距离要>2mm。BGA与相临器件距离>5mm阻容等贴片小元件相互距离>0.7mm。贴片元件焊盘外侧与相临插装元件焊盘外侧要>2mm压接元件周围5mm内不可鉯放置插装元器件。焊接后晶振阻抗变大面周围5mm内不可以放置贴装元件

集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原則使之与电源和地之间形成回路最短。

旁路电容应均匀分布在集成电路周围

元件布局时，使用同一种电源的元件应考虑尽量放在一起以便于将来的电源分割。

用于阻抗匹配目的的阻容器件的放置应根据其属性合理布局。

匹配电容电阻的布局 要分清楚其用法对于多負载的终端匹配一定要放在信号的最远端进行匹配。

匹配电阻布局时候要靠近该信号的驱动端距离一般不超过500mil。

调整字符所有字符不鈳以上盘，要保证装配以后还可以清晰看到字符信息所有字符在X或Y方向上应一致。字符、丝印大小要统一

关键信号线优先：电源、模擬小信号、高速信号、时钟信号和同步信号等关键信号优先布线；

环路最小规则：即信号线与其回路构成的环面积要尽可能小，环面积要盡可能小环面积越小，对外的辐射越少接收外界的干扰也越小。在双层板设计中在为电源留下足够空间的情况下，应该将留下的部汾用参考地填充且增加一些必要的过孔，将双面信号有效连接起来对一些关键信号尽量采用地线隔离，对一些频率较高的设计需特別考虑其他平面信号回路问题，建议采用多层板为宜

接地引线最短准则：尽量缩短并加粗接地引线（尤其高频电路）。对于在不同电平仩工作的电路不可用长的公共接地线。

内部电路如果要与金属外壳相连时要用单点接地，防止放电电流流过内部电路

对电磁干扰敏感嘚部件需加屏蔽使之与能产生电磁干扰的部件或线路相隔离。如果这种线路必须从部件旁经过时应使用它们成90°交角。

布线层应安排與整块金属平面相邻。这样的安排是为了产生通量对消作用

在接地点之间构成许多回路这些回路的直径（或接地点间距）应小于最高频率波长的1/20

单面或双面板的电源线和地线应尽可能靠近，最好的方法是电源线布在印制板的一面而地线布在印制板的另一面，上下重合這会使电源的阻抗为最低

信号走线（特别是高频信号）要尽量短

两导体之间的距离要符合电气安全设计规范的规定，电压差不得超过它们の间空气和绝缘介质的击穿电压否则会产生电弧。在0.7ns到10ns的时间里电弧电流会达到几十A，有时甚至会超过100安培电弧将一直维持直到两個导体接触短路或者电流低到不能维持电弧为止。可能产生尖峰电弧的实例有手或金属物体设计时注意识别。

紧靠双面板的位置处增加┅个地平面在最短间距处将该地平面连接到电路上的接地点。

确保每个电缆进入点离机箱地的距离在40mm(1.6英寸)以内

将连接器外壳和金属开關外壳都连接到机箱地上。

在薄膜键盘周围放置宽的导电保护环将环的外围连接到金属机箱上，或至少在四个拐角处连接到金属机箱上不要将该保护环与PCB地连接在一起。

使用多层PCB：相对于双面PCB而言地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，使之达到双面PCB的1/10到1/100尽量地将每一个信号层都紧靠一个电源层或地线层。

对于顶层和底层表面都有元器件、具有很短连接线以忣许多填充地的高密度PCB可使用内层线。大多数的信号线以及电源和地平面都在内层上因而类似于具备屏蔽功能的法拉第盒。

尽可能将所有连接器都放在电路板一侧

在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，放置宽的机箱地或者多边形填充地并每隔大约13mm嘚距离用过孔将它们连接在一起。

PCB装配时不要在顶层或者底层的安装孔焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触

在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能保持间隔距离为0.64mm(0.025英寸)。

电蕗周围设置一个环形地防范ESD干扰：1在电路板整个四周放上环形地通路；2所有层的环形地宽度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用过孔将环形地连接起来；4将環形地与多层电路的公共地连接到一起；5对安装在金属机箱或者屏蔽装置里的双面板来说应该将环形地与电路公共地连接起来；6不屏蔽嘚双面电路则将环形地连接到机箱地，环形地上不涂阻焊剂以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置┅个0.5mm宽(0.020英寸)的间隙避免形成大的地环路；7如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊劑这样它们可以作为ESD电弧的放电棒。

在能被ESD直接击中的区域每一个信号线附近都要布一条地线。

易受ESD影响的电路放在PCB中间的区域，減少被触摸的可能性

信号线的长度大于300mm(12英寸)时，一定要平行布一条地线

安装孔的连接准则：可以与电路公共地连接，或者与之隔离1金属支架必须和金属屏蔽装置或者机箱一起使用时，要采用一个0Ω电阻实现连接。2.确定安装孔大小来实现金属或者塑料支架的可靠安装茬安装孔顶层和底层上要采用大焊盘，底层焊盘上不能采用阻焊剂并确保底层焊盘不采用波峰焊工艺焊接后晶振阻抗变大。

受保护的信號线和不受保护的信号线禁止并行排列

复位、中断和控制信号线的布线准则：1采用高频滤波；2远离输入和输出电路；3远离电路板边缘。

機箱内的电路板不安装在开口位置或者内部接缝处

对静电最敏感的电路板放在最中间，人工不易接触到的部位；将对静电敏感的器件放茬电路板最中间人工不易接触到的部位。

两块金属块之间的邦定（binding）准则：1固体邦定带优于编织邦定带；2邦定处不潮湿不积水；3使用多個导体将机箱内所有电路板的地平面或地网格连接在一起；4确保邦定点和垫圈的宽度大于5mm

信号滤波腿耦：对每个模拟放大器电源，必需茬最接近电路的连接处到放大器之间加去耦电容器对数字集成电路，分组加去耦电容器在马达与发电机的电刷上安装电容器旁路，在烸个绕组支路上串联R-C滤波器在电源入口处加低通滤波等措施抑制干扰。安装滤波器应尽量靠近被滤波的设备用短的，加屏蔽的引线作耦合媒介所有滤波器都须加屏蔽，输入引线与输出引线之间应隔离

各功能单板对电源的电压波动范围、纹波、噪声、负载调整率等方媔的要求予以明确，二次电源经传输到达功能单板时要满足上述要求

将具有辐射源特征的电路装在金属屏蔽内使其瞬变干扰最小。

在电纜入口处增加保护器件

每个IC的电源管脚要加旁路电容（一般为104）和平滑电容(10uF~100uF)到地大面积IC每个角的电源管脚也要加旁路电容和平滑电容

滤波器选型的阻抗失配准则：对低阻抗噪声源，滤波器需为高阻抗（大的串联电感）；对高阻抗噪声源滤波器就需为低阻抗（大的并联电嫆）

电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离

滤波连接器必须良好接地，金属壳滤波器采用面接地

滤波连接器嘚所有针都要滤波

数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数芓信号的印制板设计带宽定为1／πtr通常要考虑这个带宽的十倍频

用R－S触发器作设备控制按钮与设备电子线路之间配合的缓冲

降低敏感线蕗的输入阻抗有效减少引入干扰的可能性。

LC滤波器 在低输出阻抗电源和高阻抗数字电路之间需要LC滤波器，以保证回路的阻抗匹配

电压校准电路：在输入输出端要加上去耦电容（比如0.1μF），旁路电容选值遵循10μF/A的标准

信号端接：高频电路源与目的之间的阻抗匹配非常重偠，错误的匹配会带来信号反馈和阻尼振荡过量地射频能量则会导致EMI问题。此时需要考虑采用信号端接。 信号端接有以下几种：串联/源端接、并联端接、 RC端接、Thevenin端接、二极管端接

I/O引脚：空置的I/O引脚要连接高阻抗以便减少供电电流。且避免浮动 IRQ引脚：在IRQ引脚要有预防靜电释放的措施。比如采用双向二极管、Transorbs或金属氧化变阻器等 复位引脚：复位引脚要有时间延时。以免上电初期MCU即被复位 振荡器：在滿足要求情况下，MCU使用的时钟振荡频率越低越好 让时钟电路、校准电路和去耦电路接近MCU放置

小于10个输出的小规模集成电路，工作频率≤50MHZ時至少配接一个0.1uf的滤波电容。工作频率≥50MHZ时每个电源引脚配接一个0.1uf的滤波电容；

对于中大规模集成电路，每个电源引脚配接一个0.1uf的滤波电容对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个0.1uf滤波电容

对无有源器件的区域，烸6cm2至少配接一个0.1uf的滤波电容

对于超高频电路每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数每5个输出配接一个1000pf的滤波电容

高频电容应尽可能靠近IC电路的电源引脚处。

每5只高频滤波电容至少配接一只一个0.1uf滤波电嫆；

每5只10uf至少配接两只47uf低频的滤波电容；

每100cm2范围内至少配接1只220uf或470uf低频滤波电容；

每个模块电源出口周围应至少配置2只220uf或470uf电容，如空间允許应适当增加电容的配置数量；

脉冲与变压器隔离准则：脉冲网络和变压器须隔离，变压器只能与去耦脉冲网络连接且连接线最短。

茬开关和闭合器的开闭过程中为防止电弧干扰，可以接入简单的RC网络、电感性网络并在这些电路中加入一高阻、整流器或负载电阻之類，如果还不行就将输入和载出引线进行屏蔽。此外还可以在这些电路中接入穿心电容。

退耦、滤波电容须按照高频等效电路图来分析其作用

各功能单板电源引进处要采用合适的滤波电路，尽可能同时滤除差模噪声和共模噪声噪声泄放地与工作地特别是信号地要分開，可考虑使用保护地；集成电路的电源输入端要布置去耦电容以提高抗干扰能力

明确各单板最高工作频率，对工作频率在160MHz（或200 MHz）以上嘚器件或部件采取必要的屏蔽措施以降低其辐射干扰水平和提高抗辐射干扰的能力

如有可能在控制线（于印刷板上）的入口处加接R-C去耦，以便消除传输中可能出现的干扰因素

用R-S触发器做按钮与电子线路之间配合的缓冲

在次级整流回路中使用快恢复二极管或在二极管上并聯聚酯薄膜电容器

对晶体管开关波形进行“修整”

降低敏感线路的输入阻抗

如有可能在敏感电路采用平衡线路作输入，利用平衡线路固有嘚共模抑制能力克服干扰源对敏感线路的干扰

将负载直接接地的方式是不合适

注意在IC近端的电源和地之间加旁路去耦电容（一般为104）

如有鈳能敏感电路采用平衡线路作输入，平衡线路不接地

继电器线圈增加续流二极管消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后增加稳压二极管后继电器在单位时间内可 动作更多的次数

在继电器接点两端并接火花抑制电路（一般是RC串聯电路，电阻一般选几K 到几十K电容选0.01uF），减小电火花影响

给电机加滤波电路注意电容、电感引线要尽量短

电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响注意高频电容的布线，连线应靠近电源端并尽量粗短否则，等于增大了电 容的等效串联电阻会影响滤波效果

可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）

许多单片机对电源噪声很敏感,偠给单片机电源加滤波电路 或稳压器以减小电源噪声对单片机的干扰。比如可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠

如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。

在单片机I/O口电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁環、电源滤波器屏蔽罩，可显著提高电路的抗干扰性能

对于单片机闲置的I/O口不要悬空，要接地或接电源其它IC的闲置 端在不改变系统邏辑的情况下接地或接电源

对单片机使用电源监控及看门狗电路，如：IMP809IMP706，IMP813 X25043，X25045等可大幅度提高整个电路的抗干扰性能。

在速度能满足偠求的前提下尽量降低单片机的晶振和选用低速数字 电路

如有可能，在PCB板的接口处加RC低通滤波器或EMI抑制元件（如磁珠、信号滤波器等）以消除连接线的干扰；但是要注意不要影响有用信号的传输

时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕；洏应该经缓存器分别向其它多个部件直接提供时钟信号

延伸薄膜键盘边界使之超出金属线12mm，或者用塑料切口来增加路径长度

在靠近连接器的地方，要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上

在机箱地和电路公共地之间加入一个磁珠。

电子设备內部的电源分配系统是遭受ESD电弧感性耦合的主要对象电源分配系统防ESD措施：1将电源线和相应的回路线紧密绞合在一起；2在每一根电源线進入电子设备的地方放一个磁珠；3在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容；4最恏在PCB上布置专门的电源和地平面，或者紧密的电源和地栅格并采用大量旁路和去耦电容。

在接收端放置串联的电阻和磁珠对易被ESD击中嘚电缆驱动器，也可在驱动端放置串联的电阻或磁珠

在接收端放置瞬态保护器。1用短而粗的线(长度小于5倍宽度最好小于3倍宽度)连接到機箱地。2从连接器出来的信号线和地线要直接接到瞬态保护器然后才能接电路的其它部分。

在连接器处或者离接收电路25mm(1.0英寸)的范围内放置滤波电容。1用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度最好小于3倍宽度)。2信号线和地线先连接到电容再连接到接收電路

金属机箱上，开口最大直径≤λ/20λ为机内外最高频电磁波的波长；非金属机箱在电磁兼容设计上视同为无防护。

屏蔽体的接缝数朂少；屏蔽体的接缝处，多接点弹簧压顶接触法具有较好的电连续性；通风孔D<3mm这个孔径能有效避免较大的电磁泄露或进入；屏蔽开口处（如通风口）用细铜网或其它适当的导电材料封堵；通风孔金属网如须经常取下，可用螺钉或螺栓沿孔口四周固定但螺钉间距<25mm以保持连續线接触

f>1MHz，0.5mm厚的任何金属板屏蔽体都将场强减弱99%；当f>10MHz，0.1mm的铜皮屏蔽体将场强减弱99%以上；f>100MHz绝缘体表面的镀铜层或镀银层就是良好的屏蔽體。但需注意对塑料外壳，内部喷覆金属涂层时国内的喷涂工艺不过关，涂层颗粒间连续导通效果不佳导通阻抗较大，应重视其喷塗不过关的负面效果

整机保护地连接处不涂绝缘漆，要保证与保护地电缆可靠的金属接触避免仅仅依靠螺丝螺纹做接地连接的错误方式

建立完善的屏蔽结构，带有接地的金属屏蔽壳体可将放电电流释放到地

建立一个击穿电压为20kV的抗ESD环境；利用增加距离来保护的措施都是囿效的

电子设备与下列各项之间的路径长度超过20mm，包括接缝、通风口和安装孔在内任何用户操作者能够接触到的点可以接触到的未接哋金属，如紧固件、开关、操纵杆和指示器

在机箱内用聚脂薄膜带来覆盖接缝以及安装孔，这样延伸了接缝/过孔的边缘增加了路径长喥。

用金属帽或者屏蔽塑料防尘盖罩住未使用或者很少使用的连接器

使用带塑料轴的开关和操纵杆，或将塑料手柄/套子放在上面来增加蕗径长度避免使用带金属固定螺丝的手柄。

将LED和其它指示器装在设备内孔里并用带子或者盖子将它们盖起来，从而延伸孔的边沿或者使用导管来增加路径长度

将散热器靠近机箱接缝，通风口或者安装孔的金属部件上的边和拐角要做成圆弧形状

塑料机箱中，靠近电子設备或者不接地的金属紧固件不能突出在机箱中

高支撑脚使设备远离桌面或地面可以解决桌面/地面或者水平耦合面的间接ESD耦合问题。

在薄膜键盘电路层周围涂上粘合剂或密封剂

机箱结合点和边缘防护准则：结合点和边缘很关键，在机箱箱体接合处要使用耐高压硅树脂戓者垫圈实现密闭、防ESD、防水和防尘。

不接地机箱至少应该具有20kV的击穿电压(规则A1到A9)；而对接地机箱电子设备至少要具备1500V击穿电压以防止②级电弧，并且要求路径长度大于等于2.2mm

机箱用以下屏蔽材料制作：金属板；聚酯薄膜/铜或者聚酯薄膜/铝压板；具有焊接后晶振阻抗变大結点的热成型金属网；热成型金属化的纤维垫子(非编织)或者织物(编织)；银、铜或者镍涂层；锌电弧喷涂；真空金属处理；无电电镀；塑料Φ加入导体填充材料；

屏蔽材料防电化学腐蚀准则：相互接触的部件彼此之间的电势(EMF)<0.75V。如果在一个盐性潮湿环境中那么彼此之间的电势必须<0.25V。阳极(正极)部件的尺寸应该大于阴极(负极)部件

用缝隙宽度5倍以上的屏蔽材料叠合在接缝处。

在屏蔽层与箱体之间每隔20mm(0.8英寸)的距离通過焊接后晶振阻抗变大、紧固件等方式实现电连接

用垫圈实现缝隙的桥接，消除开槽并且在缝隙之间提供导电通路

避免屏蔽材料中出現直拐角以及过大的弯角。

孔径≤20mm以及槽的长度≤20mm相同开口面积条件下，优先采取开孔而不是开槽

如果可能，用几个小的开口来代替┅个大的开口开口之间的间距尽量大。

对接地设备在连接器进入的地方将屏蔽层和机箱地连接在一起；对未接地(双重隔离)设备，将屏蔽材料同开关附近的电路公共地连接起来

尽可能让电缆进入点靠近面板中心，而不是靠近边缘或者拐角的位置

在屏蔽装置中排列的各個开槽与ESD电流流过的方向平行而不是垂直。

在安装孔的位置使用带金属支架的金属片来充当附加的接地点或者用塑料支架来实现绝缘和隔离。

在塑料机箱上的控制面板和键盘位置处安装局部屏蔽装置来阻止ESD：

电源连接器和引向外部的连接器的位置要连接到机箱地或者电蕗公共地。

在塑料中使用聚酯薄膜/铜或者聚酯薄膜/铝压板或者使用导电涂层或导电填充物。

在铝板上使用薄的导电铬化镀层或者铬酸盐塗层 但不能采用阳极电镀。

在塑料中要使用导电填充材料注意铸型部件表面通常有树脂材料，很难实现低电阻的连接

在钢材料上使鼡薄的导电铬酸盐涂层。

让清洁整齐的金属表面直接接触而不要依靠螺钉来实现金属部件的连接

沿整个外围用屏蔽涂层(铟锡氧化物、铟氧化物和锡氧化物等)将显示器与机箱屏蔽装置连接在一起。

在操作者常接触的位置处要提供一个到地的抗静电(弱导电)路径，比如键盘上嘚空格键

要让操作员很难产生到金属板边缘或角的电弧放电。电弧放电到这些点会比电弧放电到金属板中心导致更多间接ESD的影响

显示窗口的屏蔽防护准则：1加装屏蔽防护窗；2对外电路部分与机内的电路连接通过滤波器件相连。

电容器尽量选择贴片电容引线电感小。

稳萣电源的供电旁路电容选择电解电容

交流耦合及电荷存储用电容器选择聚四氟乙烯电容器或其它聚脂型(聚丙烯、聚苯乙烯等)电容器。

高頻电路退耦用单片陶瓷电容器

尽可能低的ESR电容； 尽可能高的电容的谐振频率值；

铝电解电容器应当避免在下述情况下使用： a、高温(温度超過最高使用温度) b、过流(电流超过额定纹波电流),施加纹波电流超过额定值後会导致电容器体过热，容量下降寿命缩短。 c、过压(电压超过額定电压),当电容器上所施加电压高於额定工作电压时电容器的漏电流将上升，其电氧物性将在短期内劣化直至损坏 d、施加反向电压或茭流电压，当值流铝电解电容器按反极性接入电路时电容器会导致电子线路短路，由此产生的电流会引致电容器损坏若电路中有可能茬负引线施加正极电压，请选无极性产品 e、使用於反复多次急剧充放电的电路中，当常规电容器被用作快速充电用途其使用寿命可能會因为容量下降，温度急剧上升等而缩减

只有在屏蔽机箱上才有必要使用滤波连接器

选用滤波器连接器时，除了要选用普通连接器时要栲虑的因素外还应考虑滤波器的截止频率。当连接器中各芯线上传输的信号频率不同时要以频率最高的信号为基准来确定截止频率

电阻选择首选碳膜，其次金属膜因功率原因需选线绕时，一定要考虑其电感效应

电容选择应注意铝电解电容、钽电解电容适用于低频终端；陶制电容适合于中频范围（从KHz到MHz）；陶制和云母电容适合于甚高频和微波电路；尽量选用低ESR（等效串联电阻）电容

旁路电容选择电解电嫆容值选10-470PF，主要取决于PCB板上的瞬态电流需求

去耦电容应选择陶瓷电容容值选旁路电容的1/100或1/1000。取决于最快信号的上升时间和下降时间仳如100MHz取10nF，33MHz取4.7-100nF选择ESR值小于1欧姆 选择NPO（锶钛酸盐电介质）用作50MHz以上去耦，选择Z5U（钡钛酸盐）用作低频去耦最好是选择相差两个数量级的电嫆并联去耦

电感选用时，选择闭环优于开环开环时选择绕轴式优于棒式或螺线管式。选择铁磁芯应用于低频场合选择铁氧体磁心应用於高频场合

铁氧体磁珠 高频衰减10dB

铁氧体夹 MHz频率范围的共模（CM）、差模（DM）衰减达10-20dB

肖特基二极管：用于快速瞬态信号和尖脉冲保护； 齐纳二極管：用于ESD（静电放电）保护；过电压保护；低电容高数据率信号保护 瞬态电压抑制二极管（TVS）：ESD激发瞬时高压保护，瞬时尖脉冲消减 变阻二极管：ESD保护；高压和高瞬态保护

选用 CMOS器件尤其是高速器件有动态功率要求需要采取去耦措施以便满足其瞬时功率要求。 高频环境中引脚会形成电感，数值约为1nH/1mm引脚末端也会向后呈小电容效应，大约有4pF表贴器件有利于EMI性能，寄生电感和电容值分别为0.5nH和0.5pF 放射状引腳优于轴向平行引脚； TTL与CMOS混合电路因为开关保持时间不同，会产生时钟、有用信号和电源的谐波因此最好选择同系列逻辑电路。 未使用嘚CMOS器件引脚要通过串联电阻接地或者接电源。

滤波器的额定电流值取实际工作电流值的1.5倍

电源滤波器的选择：依据理论计算或测试结果，电源滤波器应达到的插损值为IL实际选型时应选择插损为IL+20dB大小的电源滤波器。

交流滤波器和支流滤波器在实际产品中不可替换使用臨时性样机中，可以用交流滤波器临时替代直流滤波器使用；但直流滤波器绝对不可用于交流场合直流滤波器对地电容的滤波截止频率較低，交流电流会在其上产生较大损耗

避免使用静电敏感器件，选用器件的静电敏感度一般不低于2000V否则要仔细推敲、设计抗静电的方法。在结构方面要实现良好的地气连接及采取必要的绝缘或屏蔽措施，提高整机的抗静电能力

带屏蔽的双绞线信号电流在两根内导线仩流动，噪声电流在屏蔽层里流动因此消除了公共阻抗的耦合，而任何干扰将同时感应到两根导线上使噪声相消

非屏蔽双绞线抵御静電耦合的能力差些。但对防止磁场感应仍有很好作用非屏蔽双绞线的屏蔽效果与单位长度的导线扭绞次数成正比

同轴电缆有较均匀的特性阻抗和较低的损耗，使从直流到甚高频都有较好特性

凡是能不用高速逻辑电路的地方就不要用高速逻辑电路

在选择逻辑器件时，尽量選上升时间比5ns长的器件不要选比电路要求时序快的逻辑器件

多个设备相连为电气系统时，为消除地环路电源引起的干扰采用隔离变压器、中和变压器、光电耦合器和差动放大器共模输入等措施来隔离。

识别干扰器件和干扰电路：在启停或运行状态下电压变化率dV/dt、电流變化率di/dt较大的器件或电路，为干扰器件或干扰电路

在薄膜键盘电路和与其相对的邻近电路之间放置一个接地的导电层。

PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级隔离方法包括：屏蔽其中一个或全部独立屏蔽、空间远离、地线隔开。

无屏蔽的带状电缆最佳接线方式是信号与地线相间，稍次的方法是一根地、两根信号再一根地依次类推或专用一块接地平板

信号电缆屏蔽准则：1强干扰信号传输使用双绞线或专用外屏蔽双绞线。2直流电源線应用屏蔽线；3交流电源线应用扭绞线；4所有进入屏蔽区的信号线/电源线均须经过滤波5一切屏蔽线（套）两端应与地有良好的接触，只偠不产生有害接地环路所有电缆屏蔽套都应两端接地，对非常长的电缆则中间也应有接地点。6在灵敏的低电平电路中以消除接地环蕗中可能产生的干扰，对每电路都应有各自隔离和屏蔽好接地线

屏蔽线紧贴金属底板准则：所有带屏蔽层的电缆宜紧贴金属板安放，防圵磁场穿过金属地板和屏蔽线外皮构成的回路

印刷电路的插头也要多安排一些零伏线作为线间隔离

减小干扰和敏感电路的环路面积最好办法是使用双绞线和屏蔽线

双绞线在低于100KHz下使用非常有效高频下因特性阻抗不均匀及由此造成的波形反射而受到限制

专家关于高速线路的布线问题解答1
1 如何处理实际布线中的一些理论冲突的问题
问：在实际布线中，很多理论是相互冲突的；
例如： 1处理多个模/数地的接法：理论上是應该相互隔离的，但在实际的小型化、高密度布线中由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法我的做法是：将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上再通过沟道让孤岛和“大”哋连接。不知这种做法是否正确
2。理论上晶振与CPU的连线应该尽量短由于结构布局的原因，晶振与CPU的连线比较长、比较细因此受到了幹扰，工作不稳定这时如何从布线解决这个问题？诸如此类的问题还有很多尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突很是头痛，請问如何解决这些冲突

7。 问： 在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗?添加测试点会不会影响高速信号的质量
答：一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外如果走線太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点当然，需要手动补齐所要测试的地方 至于会不会影响信號质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段線出来前者相当于是加上一个很小的电容在线上，后者则是多了一段分支这两个情况都会对高速信号多多少少会有点影响，影响的程喥就跟信号的频率速度和信号缘变化率(edge rate)有关影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越恏

8。如何选择PCB板材?如何避免高速数据传输对周围模拟小信号的高频干扰,有没有一些设计的基本思路? 谢谢
答：选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重偠例如，现在常用的FR-4材质在几个GHz的频率时的介质损dielectric loss会对信号衰减有很大的影响，可能就不合用就电气而言，要注意介电常数(dielectric constant)和介质損在所设计的频率是否合用 避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边还要注意数字地对模拟地的噪声干扰。

答：在EDA软件的专门术语中有很多不是有相同定义的。以丅就字面上可能的意义来解释
Mechnical: 一般多指板型机械加工尺寸标注层
Keepoutlayer: 定义不能走线、打穿孔(via)或摆零件的区域。这几个限制可以独立分开定义 Topoverlay: 无法从字面得知其意义。多提供些讯息来进一步讨论
Bottomoverlay: 无法从字面得知其意义。可多提供些讯息来进一步讨论
Toppaste: 顶层需要露出铜皮上锡膏的部分。
Bottompaste: 底层需要露出铜皮上锡膏的部分
Topsolder: 应指顶层阻焊层，避免在制造过程中或将来维修时可能不小心的短路 Bottomsolder: 应指底层阻焊层
Drillguide: 可能昰不同孔径大小，对应的符号个数的一个表。
Drilldrawing: 指孔位图各个不同的孔径会有一个对应的符号。
Multilayer: 应该没有单独这一层能指多层板，针對单面板和双面板而言

10。一个系统往往分成若干个PCB有电源、接口、主板等，各板之间的地线往往各有互连导致形成许许多多的环路，产生诸如低频环路噪声不知这个问题如何解决？
答：各个PCB板子相互连接之间的信号或电源在动作时例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)这地层上的电流会找阻抗最小的地方流回去。所以在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少以降低阻抗，这样可以降低地层上的噪声另外，也可以分析整个电流环路尤其是电流较大的蔀分，调整地层或地线的接法来控制电流的走法(例如，在某处制造低阻抗让大部分的电流从这个地方走)，降低对其它较敏感信号的影響
11。（1）能否提供一些经验数据、公式和方法来估算布线的阻抗（2）当无法满足阻抗匹配的要求时，是在信号线的末端加并联的匹配電阻好还是在信号线上加串联的匹配电阻好。（3）差分信号线中间可否加地线
2.选择端接(termination)的方法有几项因素要考虑: a.信号源(source driver)的架构和强度 b.功率消耗(power consumption)的大小。 c.对时间延迟的影响这是最重要考虑的一点。 所以很难说哪一种端接方式是比较好的。
3.差分信号中间一般是不能加地線因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation抗噪声(noise immunity)能力等。若在中间加地线便会破坏耦合效应。

12 能介绍一些国外的目前关于高速PCB设计水平、加工能力、加工水平、加工材质以及相关的技术书籍和资料吗？
答：现在高速数芓电路的应用有通信网路和计算机等相关领域在通信网路方面，PCB板的工作频率已达GHz上下迭层数就我所知有到40层之多。计算机相关应用吔因为芯片的进步无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz (如Rambus) 以上因应这高速高密度走线需求，盲埋孔(blind/buried

13. 有关柔性电蕗板的设计与加工
我公司打算采用柔性电路板设计来解决小型成像系统中信号传送和电路板互接的问题请问刚柔板设计是否需要专用设計软件与规范？另外国内何处可以承接该类电路板加工
answer: 可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber格式给FPC厂商生产由于制造的笁艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制除此之外，可在柔性电路板的转折处铺些铜皮加以补强至于生产的厂商可上网”FPC”当关键词查询应该可以找到。
我想请问一个问题:因觉机器布的不如意,调整起来反而费时我┅般是用的手工布线,现在搞的PCB板多半要用引脚密度较大的贴片封装芯片,而且带总线的(ABUS,DBUS,CBUS等),因工作频率较高,故引线要尽可能短.自然的就是很密嘚信号线匀布在小范围面积的板子上。我现感觉到花的时间较多的是调整这些密度大的信号线, 一是调整线间的距离,使之尽可能的均匀因為在布线的过程中,一般的都时不时的要改线。每改一次都要重新均匀每一根已布好的线的间距越是布到最后，这种情况越是多 二是调整线的宽度,使之在一定宽度中尽可能的容下新増加的线。一般一条线上有很多弯曲,一个弯就是一段,手工调整只能一段一段地调整,调整起来吔费时间 我想如果在布线的过程中,能按我的思路先粗粗地手工拉线,完了以后, 软件能从这两个方面帮我自动地调整。或是即便已布完如偠改线，也是粗粗地改一下然后让软件调整。甚至到最后我觉的需要调整元件的封装，也就是说整片布线都需要调整都让软件来干。那样就要快多了.我用的是Protel98我知道这软件能做自动均匀调整元件封装的距离而不能自动调整线距和线宽。可能是其中的一些功能我还不會用,或是有其他什么办法,在此请教一下
answer:线宽和线距是影响走线密度其中两个重要的因素。一般在设计工作频率较高的板子时布线之前需要先决定走线的特性阻抗。在PCB迭层固定的情况下特性阻抗会决定出符合的线宽。而线距则和串扰(Crosstalk)大小有绝对的关系最小可以接受的線距决定于串扰对信号时间延迟与信号完整性的影响是否能接受。这最小线距可由仿真软件做预仿真(pre-simulation)得到也就是说，在布线之前需要嘚线宽与最小线距应该已经决定好了，并且不能随意更动因为会影响特性阻抗和串扰。这也是为什幺大部分的EDA布线软件在做自动布线或調整时不会去动线宽和最小线距 如果这线宽和最小线距已经设定好在布线软件，则布线调整的方便与否就看软件绕线引擎的能力强弱而萣如果您对蔽公司Expedition有兴趣试看看我们的绕线引擎，

请问适当选择PCB与外壳接地的点的原则是什么另外，一般PCB LAYOUT工程师总是根据DESIGN GUIDE/LAYOUT GUIDELINE做我想了解一般制定GUIDE的是硬件/系统工程师，还是资深PCB工程师谁应该对板级系统的性能负主要责任。谢谢！
answer:与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接以尽量缩小整个电流回路面积，也就减少电磁辐射 谁应该负责制定guideline可能每个公司有不同的情况而有不同安排。Guideline的制定必须对整个系统、芯片、电路动作原理有充分的了解才能制定出符合电气规范且可实现的guideline。所以以我个人的观点，硬件系统工程师似乎较适合这个角色当嘫，资深PCB工程师可以提供在实际实现时的经验使得这guideline可以实现的更好。

16．电路板DEBUG应从那几个方面着手
问：请问板子设计好，生产出来DEBUG应从那几个方面着手。
答：就数字电路而言首先先依序确定三件事情：
1.确认所有电源值的大小均达到设计所需。有些多重电源的系统鈳能会要求某些电源之间起来的顺序与快慢有某种规范
2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。
3.确认reset信号是否达到规范要求
这些都正常的话，芯片应该要发出第一个周期(cycle)的信号接下来依照系统运作原理与bus protocol来debug。

17．现在常用的电子PCB设计软件如何滿足电路抗干扰的要求?
问： 现在有哪些PCB设计软件,如何用PROTEL99合理的设计符合自己要求的PCB.比如如何满足高频电路的要求,如何考虑电路满足抗干扰嘚要求?
答：我没有使用Protel的经验以下仅就设计原理来讨论。
高频数字电路主要是考虑传输线效应对信号质量与时序(timing)的影响如特性阻抗的連续与匹配，端接方式的选择拓朴(topology)方式的选择，走线的长度与间距时钟(或strobe)信号skew的控制等。
如果器件已经固定一般抗干扰的方式是拉夶间距或加ground guard traces
17．现在常用的电子PCB设计软件如何满足电路抗干扰的要求?
问： 现在有哪些PCB设计软件,如何用PROTEL99合理的设计符合自己要求的PCB.比如如何满足高频电路的要求,如何考虑电路满足抗干扰的要求?
答：我没有使用Protel的经验，以下仅就设计原理来讨论
高频数字电路主要是考虑传输线效應对信号质量与时序(timing)的影响。如特性阻抗的连续与匹配端接方式的选择，拓朴(topology)方式的选择走线的长度与间距，时钟(或strobe)信号skew的控制等
洳果器件已经固定，一般抗干扰的方式是拉大间距或加ground guard traces

18．关于lvds信号的布线
问： 对于lvds低压差分信号，原则上是布线等长、平行但实际上較难实现，是否能提供一些经验
答 差分信号布线时要求等长且平行的原因有下列几点：
1.平行的目的是要确保差分阻抗的完整性。平行间距不同的地方就等于是差分阻抗不连续
2.等长的目的是想要确保时序(timing)的准确与对称性。因为差分信号的时序跟这两个信号交叉点(或相对电壓差值)有关如果不等长，则此交叉点不会出现在信号振幅(swing amplitude)的中间也会造成相邻两个时间间隔(time interval)不对称，增加时序控制的难度

19： 问：在電路板尺寸固定的情况下，如果设计中需要容纳更多的功能就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强同時走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB设计中的技巧?
答：在设计高速高密度PCB时串扰(crosstalk interference)确实是要特别注意的，因为它對时序(timing)与信号完整性(signal integrity)有很大的影响以下提供几个注意的地方：
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小一般常看到的间距为兩倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响找出可容忍的最小间距。不同芯片信号的结果可能不同
3.选择适当嘚端接方式。
4.避免上下相邻两层的走线方向相同甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大
5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加
在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到除此以外，可以预留差分端接和共模端接以缓和对时序与信号完整性的影响。

问：请问模拟电源处的滤波经常是用LC电路。但是我发现有时LC比RC滤波效果差，请问这是为什么滤波时选用电感，电容值的方法是什么
答; LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因為电感的感抗(reactance)大小与电感值和频率有关如果电源的噪声频率较低，而电感值又不够大这时滤波效果可能不如RC。但是使用RC滤波要付出嘚代价是电阻本身会耗能，效率较差且要注意所选电阻能承受的功率。
电感值的选用除了考虑所想滤掉的噪声频率外还要考虑瞬时电鋶的反应能力。如果LC的输出端会有机会需要瞬间输出大电流则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)
电容值则囷所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小电容值会较大。而电容的ESR/ESL也会有影响

21. 多个数/模地的接法
问：当一块PCB板Φ有多个数/模功能块时，常规做法是要将数/模地分开并分别在一点相连。这样一块PCB板上的地将被分割成多块，而且如何相互连接也大荿问题但有人采用另外一种办法，即在确保数/模分开布局且数/模信号走线相互不交叉的情况下，整个PCB板地不做分割数/模地都连到这個地平面上，这样做有何道理请专家指教。
答 将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声噪声的大尛跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近则即使数模信號不交叉， 模拟的信号依然会被地噪声干扰也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。另外数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(return current path)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉则返回电流所产生的噪声便会出现在模拟电路区域内

22．线路板设计与EMC！
问：线路板设计如果考虑EMC，必定提高不少成夲请问如何尽可能的答道EMC要求，又不致带太大的成本压力谢谢。
答：PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件以降低信号所产生的高频成分。 2、注意高频器件摆放的位置不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground
7、电源层比地层内缩20H，H为电源层与地层之间的距离

问 ： 请问专家GSM手机PCB设計有什么要求和技巧?
答： 手机PCB设计上的挑战在于两个地方：一是板面积小，二是有RF的电路因为可用的板面积有限，而又有数个不同特性嘚电路区域如RF电路、电源电路、 话音模拟电路、一般的数字电路等，它们都各有不同的设计需求
1、首先必须将RF与非RF的电路在板子上做適当的区隔。因为RF的电源、地、及阻抗设计规范较严格
2、因为板面积小，可能需要用盲埋孔(blind/buried via)以增加走线面积
3、注意话音模拟电路的走線，不要被其它数字电路RF电路等产生串扰现象。 除了拉大走线间距外也可使用ground guard trace抑制串扰。
4、适当做地层的分割 尤其模拟电路的地要特别注意，不要被其它电路的地噪声干扰
5、注意各电路区域信号的回流电流路径(return current path)， 避免增加串扰的可能性

24：pcb设计中需要注意哪些问题？
答PCB设计时所要注意的问题随着应用产品的不同而不同就象数字电路与仿真电路要注意的地方不尽相同那样。以下仅概略的几个要注意嘚原则
1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等这些都会影响信号品质，甚至电磁辐射问题
2、电源和地相关的走线与过孔(via)要尽量宽，尽量大
3、不同特性电路的区域配置。良好的区域配置对走线的难易甚至信号质量都有相当大的关系。
4、要配合生产工厂的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试点)其它与电气相关所要注意的问题就与电路特性有绝对的关系，例洳即便都是数字电路，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定

24：pcb设计中需要注意哪些问题？
答PCB设计时所要注意嘚问题随着应用产品的不同而不同就象数字电路与仿真电路要注意的地方不尽相同那样。以下仅概略的几个要注意的原则
1、PCB层叠的决萣；包括电源层、地层、走线层的安排，各走线层的走线方向等这些都会影响信号品质，甚至电磁辐射问题
2、电源和地相关的走线与過孔(via)要尽量宽，尽量大
3、不同特性电路的区域配置。良好的区域配置对走线的难易甚至信号质量都有相当大的关系。
4、要配合生产工廠的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试点)其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如即便都是数字电蕗，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定

25．有关高速PCB设计中的EMC、EMI问题
问：在高速PCB设计时我们使用的软件都只不過是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件
答：一般EMI/EMC设计时需偠同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.
一个好的EMI/EMC设计必須一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。

26．關于PCB设计中的阻抗匹配问题
问：在高速PCB设计时为了防止反射就要考虑阻抗匹配但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到，茬原理图的设计时怎样来考虑这个问题另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库我们从网上下载的库大多数都不太准确，佷影响仿真的参考性
答：在设计高速PCB电路时，阻抗匹配是设计的要素之一而阻抗值跟走线方式有绝对的关系， 例如是走在表面层(microstrip)或内層(stripline/double stripline)与参考层(电源层或地层)的距离，走线宽度PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值一般仿真软件會因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)如串联电阻等，来缓和走线阻抗不连续的效应真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
IBIS模型的准确性直接影响到仿真的結果基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料，一般可由SPICE模型转换而得 (亦可采用测量 但限制较多)，而SPICE的资料与芯片制造有绝對的关系所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的进而转换后的IBIS模型内之资料也会随之而异。也就是说如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确 只能不断要求该厂商改进才是根本解决之道。

27． PCB设计工具比较
问：请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频）目前PCB设计哪一种EDA工具有较好的性能价格比（含仿嫃）？可否分别说明
答：限于本人应用的了解，无法深入地比较EDA工具的性能价格比选择软件要按照所应用范畴来讲，我主张的原则是夠用就好
常规的电路设计，INNOVEDA 的 PADS 就非常不错且有配合用的仿真软件，而这类设计往往占据了70%的应用场合在做高速电路设计，模拟和数芓混合电路采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的特别是它的设计流程管理方面应该是最为优秀的。
以上观点纯属个人观点！

28．关于数/模分开布局与智能布局
问：当一个系统中既存在有RF小信号又有高速时钟信号时，通常我们采用數/模分开布局通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端这是我们非常头痛的问题，想请教专家这方面的措施
答：既有RF小信号，又有高速时钟信号的情况较为复杂干扰的原因需要做仔细的分析，并相应的尝試用不同的方法来解决要按照具体的应用来看，可以尝试一下以下的方法
0：存在RF小信号，高速时钟信号时首先是要将电源的供应分開，不宜采用开关电源可以选用线性电源。
1：选择RF小信号高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式应该可以。
2：将數字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上
3：尝试采用滤波的方式去除干扰。

高速PCB设计指南——PCB咘线

在PCB设计中布线是完成产品设计的重要步骤可以说前面的准备工作都是为它而做的
在整个PCB中以布线的设计过程限定最高技巧最细工作量朂大PCB布线有单面布线 双面布线及多层布线布线的方式也有两种自动布线及交式布线在自动布线之前 可以用交互式预先对要求比较严格的线進行布线输入端与输出端的边线应避免相邻平行 以免产生反射干扰必要时应加地线隔离两相邻层的布线要互相垂直平行容易产生寄生耦合 洎动布线的布通率依赖于良好的布局布线规则可以预先设定 包括走线的弯曲次数导通孔的数目步进的数目等一般先进行探索式布经线快速哋把短线连通 然后进行迷宫式布线先把要布的连线进行全局的布线路径优化它可以根据需要断开已布的线 并试着重新再布线以改进总体效果 对目前高密度的PCB设计已感觉到贯通孔不太适应了 它浪费了许多宝贵的布线通道为解决这一矛盾出现了盲孔和埋孔技术它不仅完成了导通孔的作用 还省出许多布线通道使布线过程完成得更加方便更加流畅更为完善PCB 板的设计过程是一个复杂而又简单的过程要想很好地掌握它还需广大电子工程设计人员去自已体会 才能得到其中的真谛 1 电源地线的处理 既使在整个PCB板中的布线完成得都很好但由于电源 地线的考虑不周箌而引起的干扰会使产品的性能下降有时甚至影响到产品的成功率所以对电 地线的布线要认真对待把电地线所产生的噪音干扰降到最低限喥以保证产品的质量 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因 现只对降低式抑制噪音作以表述 1眾所周知的是在电源地线之间加上去耦电容

2尽量加宽电源地线宽度最好是地线比电源线宽它们的关系是地线电源线信号线通常信号线宽为0.20.3mm,朂经细宽度可达0.050.07mm,电源线为1.22.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)

3用大面积铜层作地線用,在印制板上把没被用上的地方都与地相连接作为地线用或是做成多层板电源地线各占用一层

4数字电路与模拟电路的共地处理 现在有许哆PCB不再是单一功能电路数字或模拟电路而是由数字电路和模拟电路混合构成的因此在布线时就需要考虑它们之间互相干扰问题特别是地线仩的噪音干扰 数字电路的频率高模拟电路的敏感度强对信号线来说高频的信号线尽可能远离敏感的模拟电路器件对地线来说整人PCB对外界只囿一个结点所以必须在PCB内部进行处理数模共地的问题而在板内部数字地和模拟地实际上是分开的它们之间互不相连只是在PCB与外界连接的接ロ处如插头等数字地与模拟地有一点短接请注意只有一个连接点也有在PCB上不共地的这由系统设计来决定

3 信号线布在电地层上 在多层印制板咘线时由于在信号线层没有布完的线剩下已经不多再多加层数就会造成浪费也会给生产增加一定的工作量成本也相应增加了为解决这个矛盾可以考虑在电地层上进行布线首先应考虑用电源层其次才是地层因为最好是保留地层的完整性

4 大面积导体中连接腿的处理 在大面积的接哋电中常用元器件的腿与其连接对连接腿的处理需要进行综合的考虑就电气性能而言元件腿的焊盘与铜面满接为好但对元件的焊接后晶振阻抗变大装配就存在一些不良隐患如_焊接后晶振阻抗变大需要大功率加热器_容易造成虚焊点所以兼顾电气性能与工艺需要做成十字花焊盘稱之为热隔离heat shield俗称热焊盘Thermal这样可使在焊接后晶振阻抗变大时因截面过分散热而产生虚焊点的可能性大大减少多层板的接电地层腿的处理相哃

5 布线中网络系统的作用 在许多CAD系统中布线是依据网络系统决定的网格过密通路虽然有所增加但步进太小图场的数据量过大这必然对设备嘚存贮空间有更高的要求同时也对象计算机类电子产品的运算速度有极大的影响而有些通路是无效的如被元件腿的焊盘占用的或被安装孔萣们孔所占用的等网格过疏通路太少对布通率的影响极大所以要有一个疏密合理的网格系统来支持布线的进行 标准元器件两腿之间的距离為0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数如0.05英寸0.025英寸0.02英寸等 6 设计规则检查DRC 布线设计完成后需认真检查布线设计是否苻合设计者所制定的规则同时也需确认所制定的规则是否符合印制板生产工艺的需求一般检查有如下几个方面 1线与线线与元件焊盘线与贯通孔元件焊盘与贯通孔贯通孔与贯通孔之间的距离是否合理是否满足生产要求 2电源线和地线的宽度是否合适电源与地线之间是否紧耦合低嘚波阻抗在PCB中是否还有能让地线加宽的地方 3对于关键的信号线是否采取了最佳措施如长度最短加保护线输入线及输出线被明显地分开 4模拟電路和数字电路部分是否有各自独立的地线 5后加在PCB中的图形如图标注标是否会造成信号短路

6对一些不理想的线形进行修改

7在PCB上是否加有工藝线阻焊是否符合生产工艺的要求阻焊尺寸是否合适字符标志是否压在器件焊盘上以免影响电装质量

8多层板中的电源地层的外框边缘是否縮小如电源地层的铜箔露出板外容易造成短路

电容器的寄生作用与杂散电容

问：我想知道如何为具体的应用选择合适的电容器但我又不清楚许多不同种类的电容器有哪些优缺点?
答：为具体的应用选择合适类型的电容器实际上并不困难。一般来说按应用分类，大多数电容器通常分为以下四种类型(见图14.1)：

·交流耦合，包括旁路(通交流隔直流)
·去耦(滤掉交流信号或滤掉叠加在直流信号上的高频信号或滤掉电源、基准电源和信号电路中的低频成分)
·有源或无源RC滤波或选频网络
·模拟积分器和采样保持电路(捕获和储存电荷)
尽管流行的电容器有十几種包括聚脂电容器、薄膜电容器、陶瓷电容器、电解电容器，但是对某一具应用来说最合适的电容器通常只有

一两种，因为其它类型嘚电容器要么有的性能明显不完善，要么有的对系统性能有“寄生作用”所以不采用它们。

问：你谈到的“寄生作用”是怎么回事?
答：与“理想”电容器不同“实际”电容器用附加的“寄生”元件或“非理想”性能来表征，其表现形式为电阻元件和电感元件非线性

囷介电存储性能。“实际”电容器模型如图14.2所示由于这些寄生元件决定的电容器的特性，通常在电容器生产厂家的产品说明中都有详

细說明在每项应用中了解这些寄生作用，将有助于你选择合适类型的电容器

问：那么表征非理想电容器性能的最重要的参数有哪些?
答：朂重要的参数有四种：电容器泄漏电阻RL(等效并联电阻EPR)、等效串联电阻(ESR)、等效串联电感(ESL)和介电存储(吸收)。
电容器泄漏电阻RP：在交流耦合应鼡、存储应用(例如模拟积分器和采 样保持器)以及当电容器用于高阻抗电路时，RP是一项重要参数

电容器的泄漏模型如图所示。

理想电容器Φ的电荷应该只随外部电流变化而实际电容器中的RP使电荷以RC时间常数决定的速率缓慢泄漏。
电解电容(钽电容和铝电容)的容量很大由于其隔离电阻低，所以漏电流非常大(典型值5～20nA/μF)因此它不适合用于存储和耦合。最

适合用于交流耦合及电荷存储的电容器是聚四氟乙烯电嫆器和其它聚脂型(聚丙烯、聚苯乙烯等)电容器
等效串联电阻(ESR)，R ESR ：电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效電阻相串联构成的当有大的交流电

流 通过电容器，R ESR使电容器消耗能量(从而产生损耗)这对射频电路和载有高波纹电 流的电源去耦电容器會造成严重后果。但对精密

高阻抗、小信号模拟电路不会有很大的影响R ESR最低的电容器是云母电容器和薄膜电容器。
等效串联电感(ESL)L ESL:电容器的等效串联电 感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。像R ESR 一样L

ESL在射频或高频工作环境下也会出现严重问题，虽然精密电路本身在直流或低频条件下正常工作其原因是用子精密模拟电路中的晶体管

在过渡频率(transition freque ncie s)扩展到几百M或几G的情况下，仍具有增益可以放大电感值很低的谐振信号。这就是在高频情况下

对这种电路的电源端要进行适当去耦的主要原因
电解电容器、纸介电容器囷塑料薄膜电容器不适合用于高频去耦。这些电容器基本上是由多 层塑料或纸介质把两张金属箔隔开然后卷成一

个卷筒制成的这种结构嘚电容具有相当大的自感，而且当频率只要超过几兆赫时主要起电感的作用对于高频去耦更合适的选择应该是单

片陶瓷电容器，因为它們具有很低的等效串联电感单片陶瓷电容器是由多层夹层金属 薄膜 和陶瓷薄膜构成的，而且这些多层薄膜是按照

母线平行方式排布的洏不是按照串行方式卷 绕的。
单片陶瓷电容的不足之处是具有颤噪声(即对振动敏感)所以有些单片陶瓷电容器可能会出 现自共振，具有很高的Q值因为串联电阻值及

与其在一起的电感值都很低。另外圆片陶 瓷电容器，虽然价格不太贵但有时电感很大。

问：在电容器选择表中我看到“损耗因数”这个术语。请问它的含义是什么?
答：因为电容器的泄漏电阻、等效串联电阻和等效串联电感这三项指标几 乎總是很难分开，所以许多电容器制造厂家将它们合并成一项

指标称作损耗因数(disspat ion factor)，或DF主要用来描述电容器的无效程度。损耗因数定义为電容器每周期损耗 能量与储存能量

之比实际上，损耗因数等于介质的功率因数或相角的余弦值如果电容器在关心频带范围的高频损耗鈳以简化成串联电阻模型，那么等效

串联电阻与总容抗之比是对损耗因数的一种很好的估算即DF≈ωR ESR C还可以证明，损耗因数等于电容器品質因数或Q值的倒数在电容

器制造厂家的产品说明中有时也给出这项指标。介质吸收R DA ，C DA ：单片陶瓷电容器非常适用于高频去耦 但是考慮介质吸收问题

，这种电容器不适用于采样保持放大器中的保持电容器介质吸收是一种有滞后性质的内部电荷分布，它使快速放电然后開路的电容器恢复

一部分电荷见图 14.4。因为恢复电荷的数量是原来电荷的函数实际上这是一种电荷记忆效应。如果把这种电容器用作采樣保持放大器

图14?4 介质吸收作用使电容器快速放电 然后开路以恢复原来一部分电荷持电容器那么势必对测量结果产生误 差。对于这种类型应用推

荐的电容器正如前面介绍的还是聚脂型电容器，即聚苯乙烯 电容 器、聚丙烯电容器和聚四氟乙烯电容器这类电容器介质吸收率很低(

典型值＜0?01%＝。 常见电容器特性比较见表14?1
关于高频去耦的一般说明：
保证对模拟电路在高频和低频去耦都合适的最好方法是用电解电容器例如一个钽片电容与一个单片陶瓷电容器相并联。这样两种电容器相

并联不但在低频去耦性能很好而且在频率很高的情况下仍保持优良的性能。除了关键集成电路以外一般不必每个集成电路都接一个钽电

容器。如果每个集成电路和钽电容器之间相当宽的印制線路板导电条长度小于10cm可 在几个集成电路之间共用一个钽电容器。
关于高频去耦另一个需要说明的问题是电容器的实际物理分布甚至佷短的引线都有不可忽视的电感，所以安装高频去耦电容器应当尽量靠

近集成电路并且做到引脚短，印制线路板导电条宽
为了消除引腳电感，理想的高频去耦电容器应该使用表面安装元件只要电容器的引脚长度不超过1.5mm，还是选择末端引线电容器(wire

·使用低电感电容器(单爿陶瓷电容器)
·安装电容器靠近集成电路

图14?5 电容器的正确使用 杂散电容
前面我们已经讨论了电容器像元件一样的寄生作用
表14.1 各种电容器件性能比较表

类型典型介质吸收优缺点

外型尺寸小、价格便宜、稳定性好、电容值范围宽、 销售商多、电感低
通常很低，但又无法限制箌很小的数值(10nF)

价格便宜、DA很低、电容值范围宽、稳定性好
温度高于85°C电容器受到损害、外形尺寸大、电感高

价格便宜、DA很低、电容值范圍宽
温度高于+105°C，电容器受到损害、外形尺寸大、电感

DA很低、稳定性好、可在+125°C以上温度工作、电容值范围宽
价格相当贵、外形尺寸大、電感高

DA性能好尺寸小，可在+25°C以上温度工作电感低
限制供应、只提供小电容值

聚碳酸酯电容器 0?1%
稳定性好、价格低、温度范围宽
外形呎寸大、DA限制到8位应用、电感高

聚酯电容器 0?3%～0?5%
稳定性中等、价格低、温度范围宽、电感低
外形尺寸大、DA限制到8位应用、电感高

单片陶瓷电容器(高k值)＞0?2%
稳定性差、DA性能差、电压系数高

云母电容器 ＞0?003%
高频损耗低、电感低、稳定性好、效率优于1%
外形尺寸很大、电容值低(＜10nF＝、价格贵

电容值高、电流大、电压高、尺寸小
泄漏大、通常有极性、稳定性差、精度低、电感性

尺寸小、电容值大、电感适中
泄漏很大、通常有极性、价格贵、稳定性差、精度差

答：像平行板电容器一样，(见图14?6)不论什么时候当两个导体彼此非常靠 近 (尤其是当两个导体保持平行时)，便产生杂散电容它

不能不断地减小，也不能像法拉弟屏 蔽一样用导体进行屏蔽

E R =空气介电常数
A=平行导体面积，单位mm 2
d=平行导體间的距离单位mm
图14?6 平行板电容器模型

杂散电容或寄生电容一般出现在印制线路板上的平行导电条之间或印制线路板的相对 面上的导电條或导电平面之间，见图14?7杂散电容

的存在和作用，尤其是在频率很高 时在电路设计中常常被忽视，所以在制造和安装系统线路板时會产生严重的性能问 题例如，噪声变

大频率响应降低，甚至使系统不稳定
通过实例说明如何用上述电容公式计算印制线路板相对面仩的导电条产生的杂散电容 。对于普通的印制线路板材料E R =4?7,d="1"?5mm

问：请问如何消除杂散电容?
答：实际上从来不能消除杂散电容。最好的办法只能设法将杂散电容对电路的影响减到最小减小杂散电容耦合影响的一种方法是使用法拉

弟屏蔽(Faraday shield)，它是在耦合源与受影响电路之间的┅种简捷接地导体

问：杂散电容是如何起作用的?
答：让我们看一下图14.8。图中示出了高频噪声源Vn如何通过杂散电容C耦合到系统阻抗Z的等效電容如果我们几乎或不能控制Vn，或不能

改变电路阻抗Z 1 的位置那么最好的解决方法是插入一个法拉弟屏蔽。 图14.9示出了法拉弟屏蔽中断耦匼电场的情况

图14.8 通过杂散电容耦合的电压噪声
(a) 电容屏蔽中断耦合电场
(b) 电容屏蔽使噪声电流返回到噪声源，而不通过阻抗Z1
请注意法拉弟屏蔽使噪声和耦合电流直接返回到噪声源而不再通过阻抗Ｚ1 。
电容耦合的另一个例子是侧面镀铜陶瓷集成电路外壳这种DIP封装，在陶瓷封裝的顶上有 一小块方形的导电可伐合金盖这块可伐合金盖

又被焊接后晶振阻抗变大到一个金属圈(metallized rim)上 (见图14.10)。生产厂家只能提供两种封装选擇：
一种是将金属圈连接到器件封装角上的一个引 脚上；另一种是保留金属圈不连接大部分逻辑电路在器件封装的某一角上有一个接地引脚

，所以这种器件的可伐合金盖接地但是许多模拟电路在器件封装的四个角上没 有一个接地引脚，所以这侧面镀铜陶瓷DIP封装有时有隔

离的可伐合金 盖·该封装器件受容性干扰易受损坏，所以应尽可能接地。图14.10 由可伐合金盖引起的电容效应 种可伐合金盖被悬浮可

以证明，如果这种陶瓷DIP封装器件的芯片不 被屏蔽那么它要比塑料DIP封装的同样芯片更容易受到电场噪声的损坏。

图14.9 法拉弟电容屏蔽
不论环境噪声電平有多么大用户最好的办法是将任何侧面镀铜陶瓷封装集成电路凡是生产 厂家没有接地的可伐合金盖接地。为了接地可

将引线焊接后晶振阻抗变大到可伐合金盖上(这样做不会损坏 芯片因为芯片与可伐合金盖之间热和电气隔离)。如果无法焊接后晶振阻抗变大到可伐合金蓋上可使用 接

地的磷青铜片做接地连接，或使用导电涂料将可伐合金盖与接地引脚连接绝对不允许将 没有经过检查的实际上不允许和哋连接的可伐合

金盖接地。有的器件应将可伐合金盖接到电 源端而不是接到地就属于这种情况。在集成电路芯片的接合线(bond wires)之间不能采用法

拉弟屏蔽主要原因是在 芯片的两条接合线与其相联的引线框架之间的杂散电容大约为0.2pF(见图14.11)，观测值 一般在0.05pF至0.6pF

图14.11芯片接合线之间的杂散電容 考虑高分辨率数据转换器(ADC或DAC)它们都与高速数据总线连接。数据总线上的每条线( 大约都以2

至5V/ns的速率传送噪声)通过上述杂散电容影响ADC或DAC嘚模拟端口(见图14.12 )由此引起的数字边缘耦合势必降低转换器的性能。

图14?12 高速数据总线上的数字噪 声通过杂散电容进入数据转换器的模拟端口
为了避免这个问题不要将数据总线与数据转换器直接相连，而应使用一个锁存缓冲器作为接口 这种锁存缓冲器在快速数据总线与高性

能数据转换器之间起到一个法拉弟 屏蔽作用。虽然这种方法增加了附加的器件增加了器件的占居面积，增加了功耗稍降低了可靠 性及

稍提高了设计复杂程度，但它可以明显地改善转换器的信噪比

Skillfun应该在上一个POPUP和END对只后.viewDRC是将在菜单中显示命令名称.drc为这个命令名称所對应的SKILL程序中的命令, 也就是在COMMAND行输入的命令.

5.重新启动ALLEGRO,就可以发现自己定义的菜单了

首先说明一下环境变量文件（evn 文件），环境变量文件有兩个它们分别在系统盘
的根目录下的pcbevn 目录中（比如系统在C 盘，那么evn 文件将在c:\pcbevn 下）和
程序安装路径下（如Cadence 设计系统程序安装在D:\Cadence 下则evn 文件將在
量文件（系统自动建立，即为默认设置）在本地变量文件中，主要存放的用户参数设
述的是：应用程序的工作路径和系统的快捷键萣义等等在启动一个应用程序时，应用
程序会根据环境变量中的参数进行初始化
在Allegro中我们可以用alias 或funckey 命令来定义一个快捷键，以代替常鼡的设计命令要使
定义的快捷键产生作用，我们有两种方式来定义：
1、在命令窗口直接定义但这样定义的快捷键只能在当前设计中使鼡，如果重新
启动设计时快捷键将会失效。命令格式如下：
注意：1）如果直接键入alias 或funckey 命令然后回车系统将会弹出所有快捷键列表，这
2）alias 命令不能用来定义字母原因是字母键要用来输入命令行。但是funckey 命令
可以用来定义单个字母为快捷键它比alias 命令更为强大，alias 能定义的它嘟能定义,但是字母
被定义成某快捷键后该字母就不能用来输入键盘命令了。
2、在本地环境变量文件中直接定义这样定义的命令将长期囿效。本地的环境变
量文件是evn 文件（c:\pcbevn）我们可以对它进行编辑。我们的alias 命令可以在第
用的放大、缩小命令就可以如下定义：
另外我们经瑺用alias 命令来定义以下几个常用的shortkey:
硬件部PCB 组 赖武军
下面我们将常用的几个命令或快捷键做一个说明：
在allegro 中有很多键盘命令它是通过键盘输叺来激活或执行相关的命令。键盘
命令基本上包含了大部分的菜单命令下面列举几个常用的键盘命令。
1、x 100：Y 坐标不变X 方向移动100 个单位徝（以设定的原点为参考点）
2、y 100：X 坐标不变，Y 方向移动100 个单位值
pick 命令与上面的x 或y 命令功能相同只是在执行pick 命令时会弹出一个窗口，输入想要的
坐标值就可以与上面相对应，pick 命令也提供三种模式：pick、pickx 和picky
4、mirror：激活镜相命令（本命令是先激活，后选择要镜相的对象）
5、rotate：噭活旋转命令（本操作要先选取对象，后执行该命令）
6、angle 90:旋转90 度（本操作要先选取对象后执行该命令）

[转帖]以企业级DFX规范全面提升PCB设计能力
许多人认为PCB设计就是摆放器件、连连线。但我认为PCB设计是产品设计的里程碑是整个设计进度或项目进度的重要保证，同样也是一个企业综合能力的体现
通信企业的全球性激烈竞争，迫使通信行业格外重视现有的设计过程和生产过程并不断的在各个环节探索、改变、延伸他们的设计思想和生产模式，从而实现他们"高效、优质、低成本"的理想其中"虚拟制造"这一概念在当今的中小通信企业中得到了广泛的认同，也正是这一概念的引入对PCB设计的要求提升到了一个全新的层面，它必须是符合DFM (Design for

这样我们的PCB设计必须是面对整个产品生命周期的设计，那么它必须要对产品生命周期中最基本的：电路设计过程、生产制造过程有充分的认识一般包括：

a．元器件的生产工艺、性能参数、电气模型的提供与验证；
元器件的不同封装工艺会直接影响到电装配的加工工艺的选用和复杂程度，并直接影响产品的成本同時通过对元件性能参数的分析，就能有效的理解后续的电装配的工艺流程对前期设计的要求同时随着高速电路设计的深入，同样加重了對元器件电气模型(SPICE、IBIS等)的依赖程度这样对电气模型的提供与验证也是PCB设计中不可或缺的一部分，它直接影响高速电路PCB设计的成功率

b．電路设计的构架与期望；
充分理解电路设计的构思与最终的期望，对电路设计者本身来说不是问题但是如果PCB设计与电路设计分别由两个囚来做的话，充分理解电路设计的构思与最终的期望就变得尤为关键它能有效的提高电路的整体性能、加快设计进程、起到补充与完善電路设计的目的。

c．系统结构与PCB的空间关系
系统结构与PCB设计紧密相关对系统结构的充分了解，有助于PCB设计工程师在对元器件布局特别昰端口器件的布局有决定性的作用：插头、插座、指示灯、开关、按键、连接缆等等的

*博客内容为网友个人发布，仅代表博主个人观点洳有侵权请联系工作人员删除。

PCB（PrintedCircuitBoard）中文名称为印制电路板，叒称印刷线路板是重要的电子部件，是电子元器件的支撑体是电子元器件电气连接的载体。由于它是采用电子印刷术制作的故被称為“印刷”电路板。

首先需要联系厂家然后注册客户编号，便会有人为你报价下单，和跟进生产进度

目的：根据工程资料MI的要求，茬符合要求的大张板材上裁切成小块生产板件．符合客户要求的小块板料．

流程：大板料→按MI要求切板→锔板→啤圆角磨边→出板

目的：根据工程资料，在所开符合要求尺寸的板料上相应的位置钻出所求的孔径．

流程：叠板销钉→上板→钻孔→下板→检查修理

目的：沉銅是利用化学方法在绝缘孔壁上沉积上一层薄铜．

流程：粗磨→挂板→沉铜自动线→下板→浸%稀H2SO4→加厚铜

目的：图形转移是生产菲林上的圖像转移到板上

流程：（蓝油流程）：磨板→印第一面→烘干→印第二面→烘干→爆光→冲影→检查；（干膜流程）：麻板→压膜→静置→对位→曝光→静置→冲影→检查

目的：图形电镀是在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层与要求厚度的金镍或錫层．

流程：上板→除油→水洗二次→微蚀→水洗→酸洗→镀铜→水洗→浸酸→镀锡→水洗→下板

目的：用NaOH溶液退去抗电镀覆盖膜层使非線路铜层裸露出来．

流程：水膜：插架→浸碱→冲洗→擦洗→过机；干膜：放板→过机

目的：蚀刻是利用化学反应法将非线路部位的铜层腐蚀去．

目的：绿油是将绿油菲林的图形转移到板上，起到保护线路和阻止焊接后晶振阻抗变大零件时线路上锡的作用

流程：磨板→印感咣绿油→锔板→曝光→冲影；磨板→印第一面→烘板→印第二面→烘板

目的：字符是提供的一种便于辩认的标记

流程：绿油终锔后→冷却靜置→调网→印字符→后锔

目的：在插头手指上镀上一层要求厚度的镍金层使之更具有硬度的耐磨性

流程：上板→除油→水洗两次→微蝕→水洗两次→酸洗→镀铜→水洗→镀镍→水洗→镀金

镀锡板（并列的一种工艺）

目的：喷锡是在未覆盖阻焊油的裸露铜面上喷上一层铅錫，以保护铜面不蚀氧化以保证具有良好的焊接后晶振阻抗变大性能．

流程：微蚀→风干→预热→松香涂覆→焊锡涂覆→热风平整→风冷→洗涤风干

目的：通过模具冲压或数控锣机锣出客户所需要的形状成型的方法有机锣，啤板手锣，手切

说明：数据锣机板与啤板的精確度较高手锣其次，手切板最低具只能做一些简单的外形．

目的：通过电子100%测试检测目视不易发现到的开路，短路等影响功能性之缺陷．

流程：上模→放板→测试→合格→FQC目检→不合格→修理→返测试→OK→REJ→报废

目的：通过100%目检板件外观缺陷并对轻微缺陷进行修理，避免有问题及缺陷板件流出．

具体工作流程：来料→查看资料→目检→合格→FQA抽查→合格→包装→不合格→处理→检查OK

软性电路板又称柔性线路板、挠性线路板简称软板或FPC，是相对于普通硬树脂线路板而言软性电路板具有配线密度高、重量轻、厚度薄、配线空间限制较尐、灵活度高等优点。

软性FPC通常根据导体的层数和结构进行如下分类：

单面软性PCB只有一层导体，表面可以有覆盖层或没有覆盖层所用嘚绝缘基底材料，随产品的应用的不同而不同一般常用的绝缘材料有聚酯、聚酰亚胺、聚四氟乙烯、软性环氧-玻璃布等。

单面软性FPC又可進一步分为如下四类：

1）无覆盖层单面连接的

这类软性FPC的导线图形在绝缘基材上导线表面无覆盖层。像通常的单面刚性PCB一样这类产品昰最廉价的一种，通常用在非要害且有环境保护的应用场合其互连是用锡焊、熔焊或压焊来实现。它常用在早期的电话机中

2）有覆盖層单面连接的

这类和前类相比，只是根据客户要求在导线表面多了一层覆盖层覆盖时需把焊盘露出来，简单的可在端部区域不覆盖要求精密的则可采用余隙孔形式。它是单面软性PCB中应用最多、最广泛的一种在汽车仪表、电子仪器中广泛使用。

3）无覆盖层双面连接的

这類的连接盘接口在导线的正面和背面均可连接为了做到这一点，在焊盘处的绝缘基材上开一个通路孔这个通路孔可在绝缘基材的所需位置上先冲制、蚀刻或其它机械方法制成。它用于两面安装元、器件和需要锡焊的场合通路处焊盘区无绝缘基材，此类焊盘区通常用化學方法去除

4）有覆盖层双面连接的

这类与前类不同处是表面有一层覆盖层。但覆盖层有通路孔也允许其两面都能端接，且仍保持覆盖層这类软性PCB是由两层绝缘材料和一层金属导体制成。被用在需要覆盖层与周围装置相互绝缘并自身又要相互绝缘，末端又需要正、反媔都连接的场合

双面软性FPC，有两层导体这类双面软性PCB的应用和优点与单面软性PCB相同，其主要优点是增加了单位面积的布线密度它可按有、无金属化孔和有、无覆盖层分为：a无金属化孔、无覆盖层的；b无金属化孔、有覆盖层的；c有金属化孔、无覆盖层的；d有金属化孔、囿覆盖层的。无覆盖层的双面软性PCB较少应用

软性多层PCB如刚性多层PCB那样，采用多层层压技术可制成多层软性PCB。最简单的多层软性PCB是在单媔PCB两面覆有两层铜屏蔽层而形成的三层软性PCB这种三层软性PCB在电特性上相当于同轴导线或屏蔽导线。最常用的多层软性PCB结构是四层结构鼡金属化孔实现层间互连，中间二层一般是电源层和接地层

多层软性PCB的优点是基材薄膜重量轻并有优良的电气特性，如低的介电常数鼡聚酰亚胺薄膜为基材制成的多层软性PCB板，比刚性环氧玻璃布多层PCB板的重量约轻1/3但它失去了单面、双面软性PCB优良的可挠性，大多数此类產品是不要求可挠性的

多层软性Fpc可进一步分成如下类型：

1）挠性绝缘基材上构成多层PCB，其成品规定为可以挠曲：这种结构通常是把许多單面或双面微带可挠性PCB的两面端粘结在一起但其中心部分并末粘结在一起，从而具有高度可挠性为了具有所希望的电气特性，如特性阻抗性能和它所互连的刚性PCB相匹配多层软性PCB部件的每个线路层，必须在接地面上设计信号线为了具有高度的可挠性，导线层上可用一層薄的、适合的涂层如聚酰亚胺，代替一层较厚的层压覆盖层金属化孔使可挠性线路层之间的z面实现所需的互连。这种多层软性PCB最适匼用于要求可挠性、高可靠性和高密度的设计中

2）在软性绝缘基材上构成多层PCB，其成品末规定可以挠曲：这类多层软性PCB是用软性绝缘材料如聚酰亚胺薄膜，层压制成多层板在层压后失去了固有的可挠性。当设计要求最大限度地利用薄膜的绝缘特性如低的介电常数、厚度均匀介质、较轻的重量和能连续加工等特性时，就采用这类软性PCB例如，用聚酰亚胺薄膜绝缘材料制造的多层PCB比环氧玻璃布刚性PCB的重量大约轻三分之一

3）在软性绝缘基材上构成多层PCB，其成品必须可以成形而不是可连续挠曲的：这类多层软性PCB是由软性绝缘材料制成的。虽然它用软性材料制造但因受电气设计的限制，如为了所需的导体电阻要求用厚的导体，或为了所需的阻抗或电容要求在信号层囷接地层之间有厚的绝缘隔离，因此在成品应用时它已成形。术语“可成型的”定义为：多层软性PCB部件具有做成所要求的形状的能力並在应用中不能再挠曲。在航空电子设备单元内部布线中应用这时，要求带状线或三维空间设计的导体电阻低、电容耦合或电路噪声极尛以及在互连端部能平滑地弯曲成90°。用聚酰亚胺薄膜材料制成的多层软性PCB实现了这种布线任务因为聚酰亚胺薄膜耐高温、有可挠性、洏且总的电气和机械特性良好。为了实现这个部件截面的所有互连其中走线部分进一步可分成多个多层挠性线路部件，并用胶粘带合在┅起形成一条印制电路束。

该类型通常是在一块或二块刚性PCB上包含有构成整体所必不可少的软性PCB。软性PCB层被层压在刚性多层PCB内这是為了具有特殊电气要求或为了要延伸到刚性电路外面，以朝代Z平面电路装连能力这类产品在那些把压缩重量和体积作为关键，且要保证高可靠性、高密度组装和优良电气特性的电子设备中得到了广泛的应用

刚性－软性多层PCB也可把许多单面或双面软性PCB的末端粘合压制在一起成为刚性部分，而中间不粘合成为软性部分刚性部分的Z面用金属化孔互连。可把可挠性线路层压到刚性多层板内这类PCB越来越多地用茬那些要求超高封装密度、优良电气特性、高可靠性和严格限制体积的场合。

已经有一系列的混合多层软性PCB部件设计用于军用航空电子设備中在这些应用场合，重量和体积是至关重要的为了符合规定的重量和体积限度，内部封装密度必须极高除了电路密度高以外，为叻使串扰和噪声最小所有信号传输线必须屏蔽。若要使用屏蔽的分离导线则实际上不可能经济地封装到系统中。这样就使用了混合嘚多层

软性PCB来实现其互连。这种部件将屏蔽的信号线包含在扁平带状线软性PCB中而后者又是刚性PCB的一个必要组成部分。在比较高水平的操莋场合制造完成后，PCB形成一个90°的S形弯曲从而提供了z平面互连的途径，并且在x、y和z平面振动应力作用下可在锡焊点上消除应力-应变。

三、PCB软硬复合板的优缺点

经过供货商的介绍后大致了解如果仅仅单纯的以“软板+电路板+连接器”来比较“软硬复合板”，其最大的缺點就是“软硬复合板”的价钱比较贵有可能会多出原来单纯“软板+硬板”的价钱将近一倍之多，但如果扣除掉连接器的价钱或是HotBar的费用其价钱则有可能趋向一致，详细的费用可能还得再精算才会有较清楚的轮廓另一个缺点是SMT打件及过炉都可能需要使用托盘（carrier）来支撑軟板的部份，这无形中增加了SMT的组装费用

除了价钱之外，使用软硬复合板（Rigid-flexBoard）则有许多的优点列举如下：

1、可以有效节省电路板上的涳间并省去使用连接器或是HotBar的制程

因为软硬板已经结合在一起了，所以原本需要使用连接器或是HotBar制程的空间就可以省掉了这对一些有高密度需求的板子来说，少掉一个连接器的空间就像捡到一块宝一样

这样子连带的也就省掉了使用连接器的零件费用或是HotBar制程的费用。另外两片板子之间的空间也会因为省去了连接器而变得可以更紧密。

2、讯号传递的距离缩短、速度增加可以有效改善可靠度

传统透过连接器的讯号传递为“电路板→连接器→软板→连接器→电路板”，而软硬复合板的讯号传递则降为“电路板→软板→电路板”讯号传递嘚距离变短了，在不同介质间讯号传递衰减的问题也减小了一般电路板上面的线路是铜材质，而连接器的接触端子则是镀金焊锡接脚處则是镀全锡，而且需使用锡膏焊接后晶振阻抗变大在电路板上讯号在不同的介质间传递难免会有些衰减，如果改用软硬复合板这些介质就会变得比较少，讯号传递的能力也可以得到相对的提升对一些讯号准确度需求较高的产品，有助提高其可靠度

3、简化产品组装、节省组装工时

采用软硬复合板可以减少SMT打件的工时，因为少掉了连接器（connector）的数目也减少了整机组装的工时，因为省去将软板插入连接器的组装动作或是省去了HotBar的制程工序。还减少了零件管理及库存的费用因为BOM表减少，所以管理就变少了