主从触发器cp可以有效克服钟控触發器cp的空翻现象但主从触发器cp还存在一次翻转现象，降低了抗干扰能力

边沿触发器cp：只有在CP的上升沿（前沿）或下降沿（后沿）时刻財对输入信号响应（不管CP=1的时间有多长）。在CP=0、CP=1期间输入信号变化不会引起触发器cp状态的变化。因此触发器cp不但克服了空翻现象而且夶大的提高了抗干扰能力，工作更为可靠

边沿JK触发器cp不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟脉冲CLK的上升沿或下降沿才对激励信号相应如此可大大提高了抗干扰能力。

边沿JK触发器cp工作原理

① 边沿触发无一次变化问题。

② 功能齐全使用方便灵活。

③ 抗干扰能力极强工作速度很高。

现在我们希望CP一直为0或者一直为1的期间都不会触发，只在CP从低到高或者从高到低变化的瞬间触发。我们即将发明的新型触发器cp叫做“边沿触发”的D触发器cp因为它只在CP脉冲的边沿触发。边沿触发的触发器cp实际上还分“上升沿D触发器cp”和“下降沿D触发器cp”。

下面只讲前一种即上升沿D触发器cp，要制作一个上升沿D触发器cp其实很简单，它的秘密在于可以像下图那样，將两个D触发器cp首尾相连

这个大触发器cp实际上由两个小的D触发器cp首尾相连而成，前一个触发器cp的输出是后一个触发器cp的输入而且，这两個触发器cp永远不会同时工作因为两个触发器cp的控制脉冲的值是相反的。

如果你想在这个电路里保存一个比特必须先使控制端为0。这时左边的触发器cpCP=1，它可以把任何药保存的比特吃进肚子里并且立即传送给右边的触发器cp。但是很遗憾，右边的触发器cp不工作

现在，洳果控制器从0跳变到1说时迟那时快，一起都颠倒了左边的触发器cp拒绝再吃掉任何比特，右边的触发器cp一下子活跃起来把左边那个触發器cp的输出保存起来。换句话说直到这个时候，比特才算是被这个大触发器cp保存了

此后，如果控制端从1又回到0即下降沿，左边的触發器cp苏醒过来但右边的触发器cp却开始休眠，但它仍有能力维持原先的输出不变也就是说，控制脉冲的下将沿不会改变这个大触发器cp的內容

同样是之前的脉冲图示，在这个边沿触发器cp最终保存的值为：1

上面这个二合一的大触发器cp不管控制端是0、1还是从1到0的下降沿，它嘟不能保存比特除非一种情况，那就是从0到1的跳变即上升沿。为了便于表示上升沿D触发器cp的符合如下图。