东南大学 硕士学位论文 基于FPGA的LED显示屏同步控制系统的设计 姓名:李晟 申请学位级别:硕士 专业:电路与系统 指导教师:史小军

自90年代以来,LED显示屏的设计制造和应用水平得到日益提高,um 显示屏经历了从单色,双色图文显示屏,到图像显示屏,一直到今天的全彩色视 频显示屏的发展过程.在此发展过程中,无论在器件的性能(超高亮度u'D显示 屏及蓝色发光二极管等)和系统组成(计算机化的全动态显示系统)等方面都取得 了长足的进步. LED显示屏相比与其它的平板显示器,有其独特的优越性,比如:可靠性 高,使用寿命长,环境适应能力强,性价比高且成本低等特点,且随着全彩屏显 示技术的日益完善,使得uD显示屏在许多场合得到广泛的应用. 本文详细介绍了利用DVI接口作为视频LED显示屏数据源,利用查表的方 法实现伽玛矫正的实现方案和实现4096级灰度的LED视频显示屏控制系统的设 计原理.通过对等长时间实现4096级灰度方案的分析,得到此方案在系统速度 和显示屏的亮度上存在的局限,提出采用变长时间和消影时间相结合的方案实现 4096级灰度的方案及实现,这是在提高硬件成本以获得成本,速度和亮度的折 中.在此基础上,提出了用脉冲打散输出的方法改善L即显示屏显示效果,并探

讨了低帧频无闪烁LED全彩屏的实现方法;对一些可以提高岫显示屏系统技

术的新技术展开讨论,为今后的动态全彩色uD显示屏具体实现打下坚实的理 论基础.

关键词:uD显示屏同步控制系统占空比灰度FPGA 址映射和结构重组伽玛矫正

东南大学学位论文独创性声明

本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果.尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表 或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料.与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并 表示了谢意.

研究生签名:叁数日期:童竺!:!:丝

东南大学学位论文使用授权声明

东南大学,中国科学技术信息研究所,国家图书馆有权保留本人所送交学位论文的 复印件和电子文档,可以采用影印,缩印或其他复制手段保存论文.本人电子文档的内 容和纸质论文的内容相一致.除在保密期内的保密论文外,允许论文被查阅和借阅,可 以公布(包括刊登)论文的全部或部分内容.论文的公布(包括刊登)授权东南大学研 究生院办理.

LED显示技术的应用和现状

LED显示屏是利用发光二极管点阵模块或像素单元组成的平面式显示屏.由于它具有发

光效率高,使用寿命长,组态灵活,色彩丰富以及对室内外环境适应能力强等特点, 自20世纪80年代后期开始,随着uD制造技术的不断完善,在国内外得到了广泛的应用.现代 社会是信息社会,对公众场合发布信息的需求日益强烈,Um显示屏的出现正好适应了这一市场 形式,因而在Um显示屏的设计制造和应用水平上都得到了迅速的提高.uD显示屏经历了从单 色,双色图文显示屏,到图像显示屏.随着高亮度蓝色LED管和高亮度纯绿色uD的商品化,现 在全彩色视频显示屏技术也日趋成熟.uD显示屏无论在器件的性能(超高亮度LED显示器及蓝 色发光灯等)和系统组成(计算机化的全动态显示系统)等方面都取得了长足的进步,至今己经形 成了～个具有相当发展潜力的产业.

人跟的亮度感觉不会因光源的消失而立即消失,要有一个延迟时间,这就是视觉惰性.视 觉惰性可以理解为光线对人眼的作用,传输,处理等过程都需要时问,因而使视觉具有一定的低通 特性.实验表明,当外界光源突然消失时,人眼的亮度感觉是按指数规律逐渐减小的.这样当一个 电源反复通断.在通断频率较低时,人眼可以发现亮度的变化;而遁断频率增高时,视觉就逐渐不 能发现相应的亮度变化了.不至于引起闪烁感觉的最低反复通断频率,称为临界闪烁频率.通过实 验证明临界闪烁频率大约为24}k.实际uD屏的刷新频率要比24}k高的多,刷新频率越高,画 面质量越好. 视觉惰性可以说是uD显示屏得以广泛应用的基础.首先,在LED显示屏中可以利用视觉 惰性,改善驱动电路的设计,形成了目前广为采用的扫描驱动方式.扫描驱动方式的优点在于U'D 显示屏不必对每个发光灯提供单独的驱动电路.而是若干个发光灯为一组共享一个驱动电路,通过 扫描的方法,使各组发光灯依次点亮,只要扫描频率高于临界闪烁频率,人眼看起来各组灯都在发 光.其次,图像显示区别于图形显示.它不仅要显示出物体的轮廓(线框),还要显示出画面各个部 分的深浅,即需要具有灰度级显示功能.灰度级显示要求I正D显示屏能控制各个发光灯管的发光

UD显示屏根据不同的分类标准.有许多种分类.根据显示屏显示的内容和性能来分,可分 为u∞图文显示屏,UD图像显示屏.图文显示屏的主要特征是只控制LED点阵中各发光器件的 通断(发光和熄灭),而不控制u强的发光强度.图像显示屏是相对于图文显示屏而言,既不仅控制 uD的通断,而且控制uD的发光强度,即实现灰度控制产生丰富的色彩.图像显示技术的另一 问题,是所显示的图像是静止的还是运动的.静止图像的显示.在显示资料的准备时间方面要求不 严,只要能够反映画面的灰度就可以了.对于动态图像的显示,除了要求正确显示相应的灰度之外, 其图像的更新速度必须满足运动连续和无闪烁的要求,这就是视屏UD显示屏的要求.视屏UD 显示屏能够显示运动的,清晰的,全彩色的图像.相对于图文显示屏和静止图像显示屏而言,对数 据的实时传输和时序的配合提出了更高的要求. uiD显示屏系统框图如图1.2.1,对于显示资料量不大,且无灰度要求的图文显示屏,上下 位机之间的数据传输可采用串行异步通信方式,上位机采用计算机.下位机可采用单片机,如Mcs51 系列的8751.通信接口电平可根据需要采用Rs一232,RS.422或Rs.485标准.而视频显示屏由于 数据流量大,变化速率快,对数据处理速度的要求高,所以上位机的工作需要由专用的硬件电路来 完成,对下位机的要求也很高,一般用嵌入式系统(如ARM)或硬件电路来完成,通信采用RS-422,

Rs_485接口,啪s,光纤,网络.随着网络技术.特别是百兆网,千兆网的发展,现在LED显

示屏通信部分发展的趋势是采用网络的方案.

奎堕丕兰堡主堂垡堡壅.

自从第～只发光二极管在1968年出现,三十多年来,uD各方面性能有了质的突破,目

前.LED的亮度最高可达3000∞d,高亮度蓝色uD,高亮度纯绿色uD都己实现商品化.且寿

命达到了几万小时,视角已从20.～304扩大到120.以上.随着半导体工艺的不断发展.材料, 加工工艺都会不断提高,L功在颜色,视角,亮度,寿命等方面也会逐步完善.价格会进一步降低. 在一切为L叻显示屏技术的发展打下了坚实的基础 描述uD的特性有许多参数,这些参数之间的关系呈现非线性.因此,用特性曲线来描述这 些关系,在工程应用中更具有使用价值.下面就以其主要的特性曲线作简单介绍.

1.发光强度Jv与正向电流J,的关系曲线 曰

uD发光强度与正向电流的关系

红uD器件的Jv与J,的关系曲线.从总体上看,fv是随着J,的增加而增加的,但是变化的规 律有所不同

发光二极管的电流与电压之间的关系和其它电器组件一样,称为伏安特性.由于uiD器件 的主要功能是发光,因此正向特性十分重要,而反向特性意义不大,所以LED器件的伏安特性都 是指它的正向特性.发光二极管的伏安特性与一般二极管基本相似.只是开始导通的正向电压较大t 大约在1.6v_3.Ov之间,视不同的半导体材料而定,如图1.3.2所示.

图l'3.2正向伏安特性曲线

当向uD器件施加正向电压时,流过器件的正向电流使其发光.因此U∞的驱动就是如何 使它的PN结处于正向偏置,而且为了控制它的发光强度,还要解决它的正向电流的调节问题.具 体的驱动方法分为直流驱动,恒流驱动和脉冲驱动等.

直流驱动是最简单的驱动方法.uD的工作点由电源电压VOc,串联电阻R和uD器件 的伏安特性共同决定.这种驱动方式适合于LED器件较少,发光强度恒定的情况.例如公交车用
于固定显示"XX路"字样的显示器.
由于u!D器件的正向特性较陡.加上器件的分散性.使得在同样电源电压和同样限流电 阻的情况下,各器件的正向电流并不相同,从而引起发光强度的差异.若对UD器件进行恒流驱 动.只要恒流值相同,发光强度就比较接近.晶体管的输出特性具有恒流特性,所以可以用晶体管 驱动um,如图1-3所示.

图1.3.3晶体管恒流驱动UD器件

利用人眼的视觉惰性,采用向um器件重复通断电的方式使之点燃.就是脉冲驱动方式. 脉冲驱动的主要应用有两个方面:扫描驱动和占空比驱动.扫描驱动的主要目的是节约驱动器,简

化电路.如N行LED共享一列资料,称其为l小扫描方式,N常取4,8.16,32.一般室内屏 常取N为16,室外屏应用时,N一般为4.占空比控制的目的是调节器件的发光强度,用于图像 显示中的灰度控制. 以上介绍的各种驱动,在实际应用中往往是组合在一起使用的.例如在图像显示屏的驱动电路 中,即用到了扫描驱动,也用到占空比驱动,还用到了恒流驱动.

图像显示是指那些具有灰度显示功能的系统.它所显示的图像更逼真.对于单色图像显示屏, 就如同黑白电视机一样,其灰度控制产生单色的有深浅过渡的画面.对于多色(即R,G.B三色) 显示屏,和彩色电视机一样,由于每一种基色的灰度级均可单独控制,因此可以得到从白到黑的各 种不同颜色的组合,这时灰度级的控制可以取得深浅过渡的效果,还可以形成丰富的色彩. 在数字元化系统中,灰度控制能力的实现由灰度级表示.所谓灰度级就是可以控制的灰度等 级的多少.例如能够控制16个级别的灰度,它的灰度级就是16.在数字电路中,用4bit二进制数 来表示16个不同的数.因此,用于灰度控制的bit数越多,能够产生的灰度级就越大,显示出来的 画面就越细腻(当然还要配合上足够的点阵密度).对于彩色显示屏来说, 每一基色的灰度级数目G确定之后,可以组合出的彩色总数是G3.通常在图像显示中,对于要求 较高的系统,其(各色)灰度级取256(8bit).在u1D显示屏中,灰度级的控制就是对LED发光灯发 光强度的控制.

由于蓝管价格的下降及LED显示屏控制技术的不断进步,视屏u'D显示屏的市场需求也 日益旺盛.视频IJID显示屏能显示运动的,清晰的,全彩色的图像,但在控制技术上也提出很高 的要求,重要的有:视频源信号的实时采集,视频资料的变换处理,视频数据的高速传输.显示屏 的高速刷新及显示屏的稳定性和抗干扰等问题.

LED显示屏一般从机算机显卡,视频卡或DⅥ(Digi埝lⅥsual DⅥ接口,在本论文的后面章节中将详细讨论.

h劬ce)接口获得数字视频

信号.近来在视频ⅡD显示屏系统的设计中,越来越趋向于用DⅥ接口作为视频资料源.关于 同步控制系统如同Pc机和Ⅱ'D显示屏中间的桥梁.也是LED图像显示屏系统设计的核心. 视频卡上取得的数字视频信号对于常规的平板显示器(如u卫,EL,PDP等),只要对同步信号稍 加处理就可直接驱动电路.由于LED显示系统为了减少驱动器.屏体背后的控制电路是分区扫描 驱动的.这种视频信号无法直接使用,且为了实现LED显示屏灰度等级的控制,应该按uD显示 屏驱动电路的要求和灰度级的要求对视频信号的格式进行重新组织和转换,同时也产生显示屏所需 要的同步控制信号,这是同步控制系统完成的主要功能. 在本设计中,同步控制系统由插在计算机的Pa槽内的数据采集发送卡和安装在屏体背后的 数据处理驱动卡二块卡组成,二块卡之间的传输属于长线传输.通信采用Rs422,RS.485接口, L,,Ds,光纤,网络等.在本设计中是利用光纤来传送视频信号的. 由于传统的同步控制卡系统是用分立器件实现的,由于分立器件本身所具有的集成度低等特 点,使得电路的性能和速度都不够理想.FPGA具有功能集成度高.在线可编程,开发周期短和投

砀可编程门阵列)集成同步控制卡中的组合逻辑电路可以克服分立器件电路的不足.在本设计中, 组合逻辑电路都在FPGA内实现. 屏体电路也就是显示驱动电路.由于uD的驱动电流相对较大,所以驱动电路应该尽量靠 近ⅡD点阵模块.为此,～般都把行驱动器和列驱动器安装在屏体的背面.传统的显示驱动电路 中的关键芯片采用74HC595(图1.4.2).以l,16扫描为例,显示驱动电路如图l'43.74HC595具有 串入并出的移位功能和并行锁存的功能,它可以有效解决资料串行传输和资料显示在时间上的矛盾 问题,即采用重叠处理的方法,在显示本行各列资料的同时,准备下一列的资料.cLK是移位元 时钟,资料在时钟的控制下移位元元元进入74HC595,当全行移到位之后,在锁存信号sTR的控 制下由74Hc595的后台移入前台锁存.A,B,c,D信号是行扫描信号,可直接通过对sTR信号 计数得到,并通过4/16译码器得到16根行扫描线.oE信号是消影信号.它即可以选择控制列信 号,也可以选择控制行信号.如果选择控制列信号.它可接74Hc595的输出使能端E丰.因为,只 有当E}为低时74}女c595的输出才有效.而E事为高时输出为三态,这个信号对灰度的实现非常有用. 同理,如果选择控制行信号.它也可以接4,16译码器的使能信号端,为低时使行扫描信号无效.
采用74Hc595的驱动电路,其um扫描工作时序见图1.4_3所示.

U'D显示屏屏体驱动电路

第二章全彩色LED视频显示技术的研究

人眼对不同颜色光线的敏感程度不同,人眼对颜色的感觉来源于视网膜上三种不同类型的 视锥细胞.不同的视锥细胞对不同的颜色敏感,它们的视敏曲线表示在图2.1_1上,分别为 Rs(^),GS(^),Bs(^).即三种视锥细胞分别对红.绿,蓝三色最敏感.在三种细胞的 共同作用下,就可以得到人对颜色的总体感觉.根据对人眼的研究,可知用R,G,B三基色的不 同比例,可以合成不同的颜色.三种颜色不同比例的混合就能发出从白到黑的各种颜色的光.

图2.1.1视锥细胞视敏函数曲线

全彩色U∞电子显示屏的视觉原理与彩色电视机一样,是通过红,绿,蓝三种颜色的不同光强实 现图像色彩的还原表现.红,绿,蓝的纯正度直接影响图像色彩再现的视觉效果.然而白光的三色 配比不是简单的三种颜色的叠加.这是因为: ①在保证光频纯正的前提下,要求红,绿,蓝光强之比接近3:6:l: ②由于人们视觉对红色的敏感性,要求红色发光源在空问上要分散分布; ③由于人们视觉对红,绿,蓝三种颜色光强的不同的非曲线响应,要求不同光强的白光对红绿蓝要 进行类似电视机里的Y矫正; ④人的视觉对色差的分辨能力有限,因此必须找出图像色差再现真实性的客观指针. 为了再现真实图像色彩,在Ⅱ∞电子显示屏设计时一般采用以下方案: ①采用4管单元配白光为佳;

③必须采用针对uD像素管的非线性矫正; 红,绿,蓝三色配光及非线性矫正可以用显示控制系统硬件实现,也可由播放系统软件实现.

§2.2 Y矫正与反矫正

在电视系统传输信号的过程中,如果要获得逼真的图像重现质量,就要求从摄像到显像全 过程的总传输特性是线性的,即显像亮度与景物亮度成正比.然而cRT特性的线性比较差.cm' 显像管的荧光粉发光亮度不是与控制信号电压成正比关系,而是与它的Y次方成正比,Y一般取为

全彩色I正D视频显示技术的研究

2.2—2.8.由于用于控制cTR的电视信号要符合CRT的显示特性,所以在传输之前都预先进行了Y

式中,Bd为屏幕亮度,&为比例常数,Ed为电压信号.现代彩色显像管Y a一般取2.8,其显示特 性曲线如图2.2.1

LED的灰度都是用点亮的占空比来控制的,所以它的亮度与驱动信号成线性关系,因此它的发光特 性与cTR有极大的差别,如果简单地把送给cRT的信号直接送到LED进行显示,就会引起严重的灰 度畸变,亮度普遍提高,有效灰度分级减少.观赏性极差.但目前还没有专门用于彩色LED显示屏 的图像源及其标准,所以都是将送给cTR的图像信号直接或经模数转换后送到彩色L即显示屏进行 显示.所以彩色LED示屏必须进行Y反矫正,使它的特性与CTR相近.Y矫正曲线见图2.2.2,其 中Ⅱ为Y矫正曲线,I为Y反矫正曲线.需要指出的是Y矫正不但是为了矫正显像管特性,而且是 为了用均匀明度值传输信号.所以Y矫正将永远存在.Y反矫正可以在送给彩色L功显示屏之前或 在其驱动电路内进行,从而提高重现图像的真实性,明显提高观赏效果.

§2.3灰度等级的实现

在uD显示屏中,灰度级的控制就是uD发光灯发光强度的控制.对于u'D发光灯,灰度控制 方法主要有两种,即驱动电流控制法和驱动脉冲占空比控制法.
从uD器件的正向伏安特性可以找到控制正向电流的方法.如果采用简单的恒压源串联电 阻来驱动u∞的话,在LED器件正向伏安特性上,以恒压源vcc和串联的负载RL作出负载线(Vcc, vcc/IlL),可以得到负载线与正向伏安特性的交点A,A点对应的电流值就是LED的正向电流,改 变电源电压或改变负载电阻,都可以调节uD的正向电流,从而对其亮度进行控制.电压源驱动 方式,由于LED器件的特性分散性,采用相同的电源电压和相同的负载电阻,可能得不到相同的 正向电流,达不到正确控制亮度的要求.所以,LED器件的电流控制常常采用恒流源驱动方式, 晶体管就是一种近似的恒流源,其uD驱动电路如图2'3.1所示.晶体管与um串联,所以晶体 管的集电极电流就等于Ⅱ∞的正向电流.而晶体管的集电极电流有受基极电流控制,因此有
如果把芦裙yk看成常数,那么of就只受%n的控制了·

图2.3.1恒流源控制

上面所讨论的电流控制方法,都是直接从模拟电路的角度进行分析的,在应用到数字电路时, 还需把点阵上各个LED的灰度数字量转换成的ro.吒.和R,,当然可以采用D,A变换器的方 法来解决这个问题.但如果每一列都用一个一位的D,A变换器,对于M行N列的显示屏而言,采 用l/16扫描,就需(M,16)×N个一位的A,D变换器,这个数量是很可观的.除非采用大规模集成 电路有可能实现(目前世面上已有这种专用芯片出现,用于视频显示屏)之外,一般很难做到的.

前言中关于占空比控制己给出了概念,在此讨论占空比控制方案及具体实现.在屏体电路采 用74Hc595等芯片的结构基本不变的情况下,对于实现256级灰度而言,在扫描显示过程中,每 次传输和显示的只是8bit∞7…Do)灰度级的某一列资料的lbit,这样传输并显示8次,且每次显示

的灰度级来了,且uD显示屏的显示效率可以达到约100%.但显示屏的工作情况是一行的显示时 间与下一行的数据传输时问是重叠的.如果昂低位显示时间是1T,想在这么短的时间传输640列

资料.若设uD显示屏的刷新频率为伽Z,则系统移位元时钟频率工F一60×255×16×640.

157M}Iz,这么高的移位元时钟是很难实现的.我们先来看看采用等长时间方案实现256级灰度.
由于采用占空比控制方法来调节灰度,8bit的灰度值就是占空比的值.一个8bit列资料各位

的占空比权值,如图2.3.2所示.系统引入"消影时间"的概念,也即需要用到oE信号."消影时 间"指屏体正常工作里的无效显示时间.屏体资料更新时间可以大于显示时间,即在屏体资料更新 时存在"消影时间". 具体措旌:把显示屏一帧的刷新周期等分成8个周期,对于显示屏的各个部分,在第一个周

期内首先扫描显示8bit灰度值的D0bif,但显示屏的工作时间只是1个周期的l/256:在第二周期内

扫描显示8bit灰度值的D1b",但显示屏的工作时间只是1个周期的2,256:依次类推,直到扫描显 示灰度值的D7bit,但显示屏的工作时间只是1个周期的128,256.对于1,16扫描,即从第一行开 始,首先送这一行各列DO位灰度值资料到各列移位寄存器锁存,然后送第二行各列的D0位资料, 同时显示第一行的资料.依次类推,直到显示第16行各列的D0位资料,同时开始送第一行的Dl 位资料……直至显示第16行的D7位资料.重复8次扫描显示16行,每次重复的过程虽然相同, 但各次所对应的位的灰度值权重是不同的.

全彩色u∞视频显示技术的研究

8bit资料与占空比权值的关系

(3)视频LED显示屏的时间关系

根据灰度值发生器的实现原理,计算以这种方式下移位元元元时钟信号的频率.设uD显 示屏M(行)×N(列),采用l,H扫描,各个部分的显示相互独立:uD显示屏的时间参数为:帧频
率为zF,行频率为日F.列频率(即移位元时钟频率)为LF以及相应的帧周期zc,行周期日c

,列周期Lc·灰度值发生器的计数器时钟周期为rg,则有

另一方面.一行各列lbit灰度级数据的总传输时间应该等于lbit灰度级的显示时间,则有
由①式和②式,可得③式 工c;zo/(H×8×N)…………③
设计来说是可以实现的. 如果屏体的各部分独立工作,设在一个列周期内应读出m价{)个资料,设读周期为TR,读频

即有RF=O岫x印………¨(萤

参数带入上式.得置F=147.456MHz·这个频率对RAM的要求还是比较高的.但如果各部分并行

下面就几种常用显示分辨率(640×480,800×600,)情况下,在三种不同工况的系 统移位元时钟频率问题展开讨论.工况①无论是各部分之间还是各色各点灰度值全部采用并行传

输,这时_Lc;Hc小-R,一工,.工况②各部分显示资料并行传输,三基色也采用并行传输,而

每点每色8bit灰度值采用串行传输方式,这时￡c=Hc/(8×N),R,=B×LF;③无论是各部分之

根据上述计算,明显可以看出全部采用串行方式进行传输是不可取的,这时的移位元时钟频 率以高遮GHz量级,这么高速率的数据传输,采用常规的方法是不能解决的,且全部采用串行方 式,其移位元元元时钟的频率与扫描方式无关,只与分辨率有关.而扫描方式lm的选择,实际上 只会影响到B值(部分数目)的大小,只有在各部分之间采用并行传输的方式,B值越大并行程度越 高,才能使传输速率降下来.从上面的计算可以看出.情况②就是各部分显示资料并行传输,它比 情况③的速率大约降低了100倍,最高的情况也不过15MHz,一般处理起来不会有太大的困难. 同时我们也注意到,工况②的移位元时钟的频率虽然降下来了,但相比于工况①,它是以提高资料

读出速率为代价的,这时对内存的工作速率提出了较高的要求.在表中.我们也可以看出,全部并

行的方案,在传输速率方面最容易处理,但它的硬件要求就更高,就象这方面的补偿总是以另一方

全彩色u叩视频显示技术的研究

表2.3.1不同扫描工况下的电路参数

现在Um全彩屏显示技术发展很快,根据现在市场的需求和目前的技术条件,本课题 对系统设计提出如下要求: 至少要在10M}配附近. (2)全彩LED显示屏要求能显示视频画面,且要保证画面无闪烁感,图像分辨率要求达到与800

(1)要确保可靠性,尤其在数据传输和移位过程中,要求数据串行移位速率最好小于lO瑚乙

(3)彩色显示屏的红绿蓝三基色管的灰度等级理论值都应达到12Bit'亮度损失要小于30%. (4)彩色显示屏耍有良好的对比度. (5)彩色显示屏视角要足够宽(水平和垂直方向都要大于120度).

(6)控制显示区域要能达到800列×512行.

§3.2视频信号的获取

vGA显示器及显示卡的接口都采用模拟方式来处理色彩,因此具有无限的色彩显示和传输 能力.由于显卡连接的是模拟监视器,从显卡上无法直接取得数字视频信号,要获得数字视频信号 就需要采用视频卡或利用DⅥ接口. 北京恒基天利公司设计的视频卡是集显示,解压,动画加速等多功能于一体的多媒体卡.它将

vGA上的红,绿,蓝各8位信号输出,可达2s6级灰度,最高可实现16埘种颜色信号.实现真

用口,其输出信号为.rrL电平,具体各管脚的定义如表32.1.

正的真彩色.50芯插针的数字输出口(其排列示意图见图2.2.2所示)是专门提供给u!D显示屏的专

一●●一一●.一 ～●●～一●●一一●! 匿m¨孙 卫及 ●■ 跚

一●●一 一¨¨一 营

脚式 排时1.iJ冽辫

一¨笪蓑 嘴 音¨可黼 赳 盹

复合消隐信号 点时钟信号 红色信号(8位)

绿色信号(8位) 蓝色信号(8位) 接地信号

场同步信号 行同步信号

cu(点时钟,HsYNc,VsYNc信号随不同的分辨率模式其频率也不同,表3.2.2给出几种不同 分辨率模式下的频率.

表3.2.2点时钟,行,场信号频率 分辨率

传统的VGA显示接口是一种模拟接口.在这种接口条件下,计算机以数字方式生成的图像 信息,被显卡中的模/数转换器转变为R,G,B,三原色信号和行,场同步信号.对模拟设备,如 CRT,则送到相应的处理电路,驱动显像管生成图像.而对于数字显示设备,如液晶显示器(LcD) 或uD显示屏.则需要数字信号驱动.视频卡是将显卡的模拟信号转变为数字信号,这种数字～ 模拟～数字二次转换的缺点是很明显的.转换器精度和有限的带宽都将影响图像质量.对数字显示 设备而言,采用数字接口是一种理想的选择,由于没有D/A和A/D过程,避免了图像细节的丢失. DⅥ接口可以作为数字显示设备理想的数字视频信号源.在本设计中为了提高图像质量,减少电路 复杂性和信号转换环节,降低成本,选用DⅥ接口作为LED全彩显示屏的数字视频信号源.关于 DⅥ接口将在第四章作详细介绍.

§3.3视频数字信号的传输

同步控制系统主要有二块卡组成,一块是数据采集发送卡,插在计算机的PcI槽内, 另一块是安装在屏体背后的数据处理驱动卡,数据采集发送卡和数据处理驱动卡之间的传输属于长 线传输.其通信方式在很大程度上决定着同步控制系统的性能和质量.
过去,通讯接口电平采用RS-422标准.Rs.422标准是一种平衡方式传输的标准,所谓平衡,

即双端发送和双端接受,传送信号要用两线制从,和BB,.发送端和接收端分别采用平衡发送器和

差动接收器,如图3.3.1所示.

Rs-422标准传输线连接

RS_422标准的电气特性对逻辑电平的定义是根据两条传输线之间的电位差来决定的.当从, 线电平比BB,线电平低-2v时,表示逻辑"1":当从,线电平比BB,线电平高+2v时,表示逻辑"O".

由于Rs422标准采用了双线传输,大大增加了抗共模干扰的能力,因此最大数据传输率可达
送器,平衡连接电缆,电缆终端负载和接收器组成.它通过平衡发送器把逻辑电平变换成电位差, 完成始端的信息传送;通过差动接收器,把电位差变换成逻辑电平,实现终端的信息接收.因而数 据采集发送卡还需把视频信号的逻辑电平转换成差动信号.Rs-422标准规定电路中只许有一个发 送器,但可以有多个接收器.因此一块数据采集发送卡可带几块资料接收板.为了实现Rs-422标 准接口的电路设计和连接,可以采用平衡驱动器/接收器集成芯片,如MC3487/MC3486,

主控制器的输出信号中视频点时钟在最低情况下(640×480分辨率)都是25.175MHz(见表 2.2),这样高的频率需要采用多对l峪—422或Rs'485并行传送来实现.以"0×480分辨率,场频为

60Hz×8BⅣ色×3色/像素÷1伽=60 至少需要60对Rs.422或Rs_485收发器来实现.这不但使系统可靠性降低,使用不方便,而且传 送距离太近,不适应工程应用的需要.

LVDS(LDw,^0U'AGE D田FEREM田也SIGNAuNG)是一种小振幅差分信号技术,使 用非常低的幅度信号(约350mv)通过_对差分PcB走线或平衡电缆传输资料.它允许单个信道 传输速率达到每秒数百兆比特,其特有的低振幅及恒流源模式驱动只产生极低的噪声,消耗非常小 的功率.同时,n,Ds也是对高速/低功耗数据传输的一个多任务接口标准,在

图3 e屯为L,,Ds的原理简图,其驱动器由一个恒流源(通常为3.5InA)

驱动一对差分信号线组成.在接收端有一个高的直流输入阻抗(几乎不会消耗电流),所以几乎全 部的驱动电流将流经t000的终端电阻在接收器输入端产生约350mv的电压.当驱动状态反转时,

流经电阻的电流方向改变,于是在接收端产生一个有效的"0"或"l"逻辑状态.

LⅧs技术采用差动数据传输.差动机制比单端机制有明显的优点,

它对共模噪声有更小的敏感性.耦合到内部连接的共模噪声被接收器所拒绝,接收器只对差动电压 有反应.L,∞s技术不要求特定的电源电压值.它既可以使用11L电路中的+5v.也可以采用更低

的电源电压.例如+3.3v,+2.5v甚至更低.而在E旺和PEcL那样的技术中,系统性能与电源电

压关系密切.在任何一种应用中,都希望具有这种不要求特定电源电压的特性,因为对原有的高电 压应用系统,在改变到低电压时不必重新设计,或者在PcB板上不必担心混合使用不同的电源电

目前符合L,Ds技术的Ds9唧31加S90c032芯片,其资料速率在无损耗介质上可

以驱动的集合带宽达到Gbps数量级.实际速率可咀达到50旷1000Mbps,主要限制来源于被驱动

的介质.L,,DS使用恒流方式的驱动器以获得各种所需性能.对于DS900031,其电流源的值最大

为4.5n迭.传输媒介必须以其特征阻抗进行端接,以免发生反射.端接电阻的典型值为10旷120Q, 并与实际的电缆相匹配,见图3.3.3所示.在无端接的情况下,从驱动器到接收器进行数据传输是

(3)利用光纤传送视频数据

目前LⅦs接口标准的资料还较少,对其实用环境和各电参数了解还不多.

在通讯方面,光纤的应用发展很快.利用光纤传送数据的优点有:传送距离远(可轻松达 到1000M),传送速率高(可轻松到几百兆,甚至几个G),抗干扰性强.可靠性好.且技术己较为 成熟,市场上可选用的产品也较多.缺点是安装复杂一些.价格也比双绞线电缆要贵一些.在本设 计中,选用了利用光纤来传送视频数据的方案.

(4)利用网络收发控制芯片来传送视频数据

它将MAC子层与物理层分隔开来.这样,物理层在实现1000肪/s速率时所使用的传输介质和信 号编码方式的变化不会影响姒C子层. ④1000 BASB_T标准可以支持多种传输介质.目前,1000 BASE—T有以下四种有关传输介质 的标准:

BASE—T标准使用的是5类非屏蔽双绞线,双绞线长度可以达到

BASE—CX标准使用的是屏蔽双绞线,双绞线长度可以达到25

BASE—LX标准使用的是波长为1300nlll的单模光纤,光纤长度可

东南大学硕士学位论文 以达到3000米.

BASE—sx标准使用的是波长850Ⅷ的多模光纤,光纤长度可以

如R∞kk公司的观.8110sb lom千兆以太网控制芯片,其主要特点如下:

·支持远程唤醒功能. ·全双工.

到发送数据,采用4D—PAM5编码技术,生成发送码,虑波,然后以125M B¨d/s的速率发送 到五类八芯电缆上. 当工作在1000M接收模式时,来自传输介质的信号首先通过片上的数字信号处理电路提取出有 效的信号,然后收到的信号又经过4D—PA^15译码.在GMII口以125M的速率输出8bit的数据.从 而实现千兆数据传输速率. 现在网络发展很快,百兆,千兆网络芯片己经被大量使用.千兆以太网控制芯片使得使用网络 来传送视频数据成为现实.利用网络来传送视频数据的好处是显而易见的,例如可以通过网络来集 中管理LED显示屏等.

§3.4视频数据的变换和处理

LED同步屏控制卡主要完成的任务是接收来自计算机的视频数字信号和控制信号一一场同步 信号,行同步信号,点时钟,并将其进行处理变换,以适合u'D显示屏的需要.其功能主要包括

将DⅥ接口送入的胁"红,蓝,绿数据按照LED显示特性进行y矫正得到12bit的红,绿,蓝数

据,再将每一像素点的三原色数据进行并串转换.并将转换后的数据存入外部RAM.另外控制卡 还要产生外部RAM的读,写地址信号和控制信号以及显示驱动信号.其原理框图如图3.4.1所示. 其具体实现方案将在第五章中详细介绍.

由于受到后端数据处理速度的限制,必须在Y矫正之后立即对数据进行重组,使得数据 能满足实现高灰度等级显示的需要.因此Y矫正输出的12bit数据并不立即存入外部RAM,而是 先缓存到暂存寄存器中.当寄存器组存满32个数据后(即32个扫描组相同位置点的灰度值).取 每个数据第i位组合成新的数据,转存到另一个寄存器组(有12个32位寄存器)中,最后按顺序存

到外部RAM中.当前32个缓存寄存器在接收Y矫正后的数据时,后面的12个寄存器则将数据存

入RAM.当然.每一种颜色各有一条自己的数据重组流水线.数据重组的示意图如图3·4·2:

图3·4·2 以实现图像的显示.

数据重组完成后.存入外部RAM中,然后由读模块产生读地址信号和读控制信号,送到屏体电路

§3.5同步控制系统的设计方案

国3j.1同步控制累缩眶围

由图图3.5.1可知,整个同步控制系统由二部分构成,即数据采集发送卡和数据处理驱动 卡二块卡构成,其中数据采集卡的功能主要是完成从DVI接口采集视频数据的功能,并将逐点输 出的视频数据进行一次地址转换,以便于后续的数据处理.另一个重要功能是控产生光纤发射控制 芯片78923所需要的控制信号.数据采集发送卡的原理图如图3.5.2:

OFI硼为第一片,100咖～1H17FFH为第二片,二片存储区实行闪页切换,一区用于存储DⅥ

接口正在读入的那一帧图像的数据,同时从另一区读取上一帧图像的数据送往光纤发射控制器的 F巧O.外部RAM的读写频率为100M,大于DⅥ接口的点时钟频率的二倍.数据读写的流程为:

一个像素点R,G,B的8bit×3的数据.其容量为2M,将其分为二片存储区.其地址分别为000000峨～

读入DⅥ接口数据,先存入读取册内.同时读取上一帧图像的数据,将其送入发送数据FEFO: 读完128个数据后,等读取肿中的数据有128个时,再将数据从读取阿O写入外部IuM,如

此反复,等到一帧图像传送完(同时也有一帧写好)后,二片存储区再功能互换,实现闪页切换.

数据采集卡所能能采集,传送像素大小区域为800×512. 对数据的地址转换主要是将每一扫描组(1/8扫描)的同一行同一列像素点的数据依次存 放在一起.以800(列)×512(行)为例,从地址00000啊,00001H,00∞2H,00003H,……… 0003FH依次存放的是第一组(1～8行)第一行第一列,第二组(9～16行)第一行第一列,第三组 (17～24行)第一行第一列,……第六十四组(505～512行)第一行第一列的像素点的数据,从

地址000枷,0004lH,00042H.…………,000珊,依次存放的是第一组第一行第二列,第二组第

一行第二列,第三组第一行第二列,……………,第六十四组第～行第二列的像素点的数 据…………….这样,这些数据就可以并行驱动Ⅱ∞显示屏的各个扫描组.送往LED屏的数据格
式如图3.5.3所示(以地址为000000H单元的内容为例).
量三+一籀 撬薹一扦萎 一州DO位 话据 蕾五蔷埔 薹一符羞 墨三甚蜘 篇一拧蕾

I萎一并釜 I一到Do

l 圉3j3数据输出格式

数据从光纤传送到数据处理驱动卡后先由光纤接收器控制器将串行信号还原为并行信号, 光纤接收控制器能根据光纤上的信号还原出发送控制器的时钟,进而可以还原出视频场同步信号. 而光纤发送控制器的时钟用的就是视频的点时钟.将传送来的数据利用查表法进行伽玛矫正.得到 矫正后的12b-t的灰度值,再经过位分离.使得同～灰度权值的位数据连续存放.数据处理驱动卡 使用二片RAM(HY57v643220cH,32bitx2M),一片用于存放刚经过伽玛矫正,位分离的数据, 同时读出另一片RAM中存储的上一帧图像的数据.一块数据处理驱动卡能处理,驱动的像素区域 为:800列×512行(要控制更大的显示区域可以用二块处理驱动卡).其对uD屏的点亮采用的

1/8行扫描的方式(即显示区分为64组).队M中数据存储格式如图3.5_3所示.三种颜色存储在

不同的存储空间,输出时先依R,G,B的次序送出l～32组32个同一点的三色数据,锁存在74Ls374 中,再送出33～64组R,G,B相同位置点的三色数据,锁存,然后移位(移入74Ls595).需要 指出的是数据读出时钟和光纤接收控制器的信号(即写时钟)是不同步的.则在显示区域为N列

×M行,场频孕60Hz,一帧图像分P页(本设计中P曩23)显示,一个读时钟读出的有效数据位

在本设设计中实际选用56.448MHz的晶振.利用视频的场同步信号的上升沿实现场同步.

苎三兰墨竺垦生查塞.——

第四章利用DVI作LED屏的视频信号源 §4.1DⅥ显示接口简介

的数字显示工作组DDwG于1994年正式推出.它的基础是SnicoⅡ胁gc公司的Pmlljnk接口技

术,是一种与显示工艺无关的高速显示数字接口,采用最小化传输差分信号TMDs作为基本电气 连接.DⅥ标准一经推出就立即得到了响应,各图形芯片厂商纷纷推出了支持DⅥ标准的芯片组. 其主要特点包括:从产生到显示的无损失数字连接;与显示工艺无关,通过EDⅢ和DDc2B热插 检测的即插即用.兼容数字,模拟接口.

§4.2DⅥ图像传输协议

DⅥ接口传送的图像数字信号包括了象素信息,同步信息以及控制信息.信息分3个信 道输出,同时还有一个信道用来传送使发送和发送端同步的时钟信号.每个信道中资料以差分信号 方式传输,因此每一个信道需要2根传输线.具体连接方式如图l所示.

图像数字信号和控制信号通过DE信号来控制.DE为高时,传输图像数据,为低时传输 控制信号,要求DE为低至少128个时钟周期,为高最大不超过8191个时钟周期.在DE为高期 个时钟周期传送1曲it,其中有效数据载荷为8bjt,剩下两位分别为编码模式位和直流均衡位.TMDs 编码提供直流平衡以减少数据流传送时状态跃迁的次数.在传输像素数据时(即DE为高时),对 要传输的像素数据进行TMDS编码分为二个阶段:第一个阶段根据输入的8bit像素数据生成一个 状态跃迁最少的9bit的编码;第二个阶段生成一个10bit的TMDs编码.在第一阶段,先根据使编 码跃迁最少的原则来选择生成编码时是进行xOR还是)矾oR逻辑运算.编码的最低位的值等于输 入的像素数据的最低位的值.后面每一位的编码值由对应位的像素数据输入值和前一位的编码值经

间,控制信号将保持;而DE为低时,像素数据被忽略.在彻s每线对传输的串行信号格式为每

x0R或)矾OR逻辑运算获得.第九位用于指示在编码过程中是采用的XOR还是xNOR逻辑运算;

第二阶段则是根据第一阶段生成的九位编码和上一次传送的10bit编码的"0"和"l"的多少,来 确定是否对第一阶段生成的九位编码求反.以保证传送数据流的直流平衡,在这个阶段TMDS编 码的第10b"位形成,以指示是否执行了求反.假如传送的前一个编码有太多的"l",而现在的编

码中的"l"又多于"0",那就会对第一阶段生成的九位编码进行求反运算.在发送端n皿lS编码

是一个动态的过程,在接收端可以通过反运算来复原像素数据.

Q哪沪D吣l'】'札皿【

数据有效信号; 表示数据流各位间的跃迁变化,正值表示传送的资料"1"过多,而负值表示传送的资料"0" Cht(O:指现在输入数据位间的跃迁变化

cnt{卜ll:指前一个数据字的位问的跃迁变化

DvI规范规定的数字图像分辨率范围如图4.2.4.对于75Hz的c盯来说,单连接最大为

,双连接最大为QxGA .所以单连接选择比较合适.但是

1200,时钟最大上限为16姗z.色彩深

度限制:因为DvI的图像传输默认为24bit,要得到更丰富的色彩.必须使用另一信道来扩展.因 此在单信道应用中色彩深度自然限制在24bit,控制资料为6bit.利用DvI(采用单连接)接口驱 动全色LED屏,可以给L功屏提供最商达256级灰度,1600钳200(60HZ)的动态图像数据.DvI使

用最小跃迁差分信号1咖s进行传输,在此基础上设计者可以自己实现光纤传输应用.这些都将简

第四章利用DvI作uD屏的视频信号源

化全彩L功同步屏的设计和制造,同时可以节约成本,提高图像显示质量.

燕素蒂寓辩p妇'糠礤)

圉4.2.●脚l椽准整承努辨率赧墨拳意强

通常我们所说的DvI接口见图4.3.1所示.

其右边白色部分为模拟接口,其引脚的序号见图右,各引脚定义见表格4.2.】.需要指出的是现在 DVI双连接的芯片还在实验室阶段,所以现在接口上的3,4,5通道是没有用的.

东南大学硕士学位论文 表4.3.1 信号

标准兼容的低压差分串行信号转换为并行输入的象素信号和控制信号,支持从VGA到uxGA的各 种显示模式(带宽为25M'86M}￡乙),使用3.3V的核心电压工作.它的输出支持2像素,aDcK模式
连接方案 本方案选用l像素,cu(输出模式,24bⅣ像素,每色8位,即256级灰度.连接框图见图4.3.2

FPGA将资料暂存到一片唧,当肿存满128字节时,FPGA将图像数据送往外部RAM进行

地址变换,再将数据送到数据处理驱动板去处理,点亮u'D屏.

通过n∞s链接.SⅡ141B接收来自主机的图像数据和控制信号,资料和信号送到FPGA.

本设计中数据采集发送卡选用的即GA是AI二rERA公司的ACExlK系列的EplK30芯片,此

器件的典型门为3万门,选用208P矾-PQFP封装,最大用户帕为147.有6块嵌入式阵列,片

由于crR的光电特性是非线性的,因此在摄像时进行了预加权即y矫正.u'D的光电特

性也是非线性,但由于视频um屏采用占空比恒流驱动,uD管发光强度就和单位时间内的点亮 时间成线性关系(即取决于占空比).而视频um屏的图像信号源是用于CrR显示器的,所以必 须对其进行Y反矫正.Y反矫正曲线如图(1),Y反矫正实现的方法有几种,常用的有软件实现, 硬件实现.

图5·l·l Y反矫正曲线

由图图5·1.1可见,y反矫正曲线在灰度等级时相邻灰度等级间亮度差值较小,高灰度等级相邻 等级亮度差值较大. 软件方法: 由于把送给cRT的信号直接送到LED进行显示,就会引起严重的灰度畸变,亮度普遍提高, 有效灰度分级减少(对占空比恒流驱动LED而言,当点亮时间长到～定时,人眼对亮度的感受也会 饱和).所以我们可以将采集到的图像数据的亮度按照一定的算法将其适当降低,即根据Y反矫正 曲线,选择合适的点,将丫反校正曲线分段近似线性化.通过适当降低整个图像的亮度,降低一个

灰度等级的点亮时间,即将整个图像的显示区间压缩到人眼对亮度差别较为明感的较低亮度区,从

而提高图像的层次感和清晰度,使得图像显示质量得以提高.一般这种方法是采用减少显示灰度等 级为代价的. 硬件方法: 用硬件方法实现Y反矫正主要有二种方法: (1)使U,D亮度具有非线性; (2)使um显示屏能显示的灰度等级高于输入的视频信号的灰度级数. 使uD亮度具有非线性,即使uD显示屏在显示低灰度值时,其每～级灰度的点亮时间单 位小,在显示高灰度值时,其每一级灰度的点亮时间单位较大.这种实现方法由于缺乏规则性,电 路实现的逻辑运算过于复杂,在实际工程中很少有人采用. 使u'D显示屏能显示的灰度等级高于输入的视频信号的灰度级数.这是在实践中经常采用 的方法.其实现是使uD屏有很高的灰度等级显示能力,即使LED屏每一级灰度的点亮时间很小. 当低灰度值时,基本不用变.当灰度变高时,逐渐拉大每一级灰度间点亮时间的差距.以视频输入 信号为256级(8bit)灰度.uD屏显示12bit灰度值为例说明其实现方法.其基本实现方法是查 表,即将输入的每个像素点的灰度值作为地址,去查一个址大小为256的表,得到一个12bit的灰 度值,即将输入的每个像素点的灰度值映射成u'D显示屏的灰度值.

Y反矫正表 查表所得灰度值

§5.2灰度等级的实现方案

从前面的的分析可知,用等长时间方案实现灰度等级显示的效率很低,的主要原因是采用 等长时问处理nbit灰度值中的每一位,使得在处理低位资料的时候浪费了大量的时间,因此可以考 虑是否可以用变长的时间分别对12bit灰度值的每一位进行处理.前面也分析了不引入"消影时间", 采用2,256,128.",32,16,8,4,2,l的编码方式实现4096级灰度,虽然显示 效率可以达到近100%,但对系统的速率提出极高的要求.那么如何在速度与亮度上取得协调呢? 解决的办法之一是大量采用并行结构,但扫描频率每减少一倍成本就增加将近一倍,而且电路的复 杂程度也有所增加;另一种方法是适当牺牲屏体显示效率(即降低亮度)以求得成本和移位元时钟频

影时间",D7的显示会引入(1伪T的"消影时间".

其读时钟频率为 F.d=(t{800'512),o.95P60'23'3),32=55.78MHz 显示效率比在等长时间的划分一帧的情况下大大提高了,并且相比于完全采用变长时间的方案,即 得到了可以接收的移位元频率.显示效率下降也不是太多,因而是一个较好解决问题的方法.为了 提高显示效率,也可以把帧周期分成38份,即D0位有效显示时间是(1,128)T,采用1/8扫描,则

这时ⅡD显示屏的显示效率为

灰度级DO位有效显示时间与移位元频率LF的关系如图3,4.1所示,与u∞显示屏的显示 效率口的关系如图3.4f2所示.(其中们';DO位的有效显示时间仃)

图5.2.1不同划分下的移位频率

图5.2.2不同划分下的显示效率

脉冲打散输出子模块分为G信号脉宽调制和现实脉冲打散两部分.
G信号是uD点亮使能脉冲,在G信号为有效电平期间,锁存的脉冲资料才可以驱 动LED显示.因此,可以通过控制G信号的宽度,来细调uiD的发光亮度.所谓脉宽调 制,是采用计数的方式,设置计数初值.开始计数后,在计数期间内.G信号为有效电平 否则为无效电平.通过设置不同的计数初值,产生不同宽度的G信号脉冲.
(4)T一般的显示方法如图所示,定为方案一 方案一在显示高位比特时.是采用集中显示,如果将其均匀分配,则有更好的视觉效果.如 果屏幕的闪烁与高位比特有关的话,采用此方法将明显降低闪烁.另外,从整幅图来看发光是均匀 分布,所以人在观看时的疲劳感也较低.改进后的显示方案二如图所示.

围j-3-l方宴一显示方法

采用方案二的显示方法应用于8bit灰度的图形显示屏,取得了很好的显示效果.在60Hz时,

囝j-3-3采用方宴=显示苟括的艇n灰度显示次序

由实验结果,可以看出在12B"的同步控制系统中,采用方案二的显示方法,必能大幅度提 高uD屏显示的稳定性.在本设计中,灰度值各位的显示次序是(每一帧等分为38份):

§5.4低帧频无闪烁LED全彩屏的实现方案

从显卡获得的像素数据变化频率与帧频率相同,比较低.如果只靠像素数据控制脉冲宽度 来驱动LED在屏幕,由于频率低,再加上um本身不具有余辉效应,图像就容易产生闪烁现象. 采用脉冲打散的方法,有利于改善这种状况.但当显示频率过低时(如30Hz, DvD标准是30珧), 采用上～节提出的方案2来显示就不能保证显示效果了.出现闪烁的主要原因是低比特灰度(12bit 灰度时b6_.bo)在在一帧显示过程中没有足够的重复点亮次数(只点亮了一次),如果要达到60Hz 的显示效果.则至少需要重复点亮二次. 为了解狭低灰级可能闪烁的问题,将D6_一DO特殊控制.和D8一样显示二次.同时用G信号控制 显示的宽度,使其点亮时长为原来的一半,这样既可以达到最低60Hz的显示频率,又可以不增加

在这种显示方案下,每一帧分45页来显示.其扫描频率为(640★480,l/8扫描,30HZ):

这时UD显示屏的显示效率为

从上面的结果可以看出,在这种方案下,在场频为30}Iz的情况下可以保证LED显示屏的显示效 果等同于场频为60Hz的效果,从而消除闪烁,而且扫描频率也很合适,显示效率也不算太低,还 可以降低硬件开销. 数字逻辑实现的方法:用组合电路+状态机. 定义6位计数器Cnt【4:O】为状态变量.代码段如下:

———————————————————————————————————————————————————————————————一一一 世型4盥垡i四§鲤g曼pc埘

●●●●-_●●●●●●●●●●_●●-●●●●●●●●●●___●___●●-●●●●●●●●

蔓查童型旦垄堑壅翌壹望鏊塑堡耋——

第六章利用光纤实现高速数据传送
§6.1高速串口收发器
对于LED显示屏控制系统而言,高速可靠的数据传输是很重要的一个环节·由于uD

显示屏资料量大,刷新频率高,并且屏体往往离主机较远往往有一,二百米距离)t使得数据传

输的实现相当困难.以800★512,场频为60Hz,每个像素点每一种颜色的灰度值为8Bit来算,其

对于如此高的传输速率,如果有一位元元产生误码,则很难进行纠正,最终导致整幅图形显示错误 的可能.所以.传输过程要注意与视频信号的采集和处理相配合.在第三章第三节曾讨论过几种高 速数据传输的优缺点,考虑到光纤的传送距离远,速度快,不易受干扰等特点,在本设计中选用光 纤传输资料的方案.

其中,光纤传输的主控制器有FPGA来完成,是cypress公司的L,,Ds高速串口发送,接

收器.符合光纤传输标准,其连接速率为160～330Mbps,最高可达枷Mbps,采用5V

IⅡw'接收65衄Ⅲ),而且其能很好地配合啪a

78923资料发送时序图

在78923发送数据时,当ENA或ENN为低,数据在C俐上升沿被锁存,经编码器编码,再送往

输出,其中的延迟为21b.10ns幅为传送时1Bn传输时间).见图6.1.2. 在接收数据时,从串行口数据移入开始,数据经译码,再送到输出的延迟为24tB+10ns·见图6·1.3.

——————————————————————————————————————————————————一

查堕奎兰堡主兰垡堡壅——

78933资料接收时序图

§6.2高速数据传送系统的设计

光纤传输设计框图如图6.2.1所示.

由于本设计中UD屏的最大显示范围为800×512.每一像素数据每一颜色为gbit,场频为 60Hz,点时钟为40MHz,所以每个信道的要求传输速率为:40×8—320M BⅣs.可见,传输速率 是足够了.在数据采集发送卡的FPGA内部建立三块FIF0,分别对应三种颜色·当FIFo中存入128 个byte的数据时.将FIFo区中的数据发送出去.在接收端从78933接收并行的颜色灰度数据, 并利用78933恢复的视频点时钟来作同步信号,将数据送去进行伽玛矫正,位分离,然后存入外

FIF0大小为256×8,每一次传送的数据为128 byte(因为SDR^M连续完成128个写周期后需要刷 新).由于采用的是同步时钟(78933能根据发送信号得复原时钟信号),利用视频信号 的点时钟作的时钟,则可以在数据处理驱动板这边复原出视频点时钟信号,行同步信号, 行同步信号和场同步信号. 的连接如图6.2.2所示.

笙查里型旦垄堑壅翌堕望塾塑堕鲞——

第七章L印屏同步控制电路的设计及实现

uD显示屏同步控制系统是UD系统的关键部分,其实现的功能已在第一章中的视频显示 屏一节作了介绍.同步控制系统的设计关键是如何实现灰度级控制及产生屏体所需的控制信号,且 要保持信号的实时性.在采用变长时问和引入消影信号实现灰度等级方案的情况下,对同步控制卡 的具体实现电路实现展开讨论.

硬件电路的核心器件是H.GA.本系统选用AITERA公司的A既XlK系列的EPlK30和

EPlK50二块FPGA.AcE)(1K系列器件将查找表(uJlr)与嵌入式数组块(E氏B)结合起来,提 供了一种具有高效管芯的低成本结构.其中的EAB能实现I队M,l的M,双口RAM或FDFo功能, 其中的ROM功能尤其适用于本设计中的利用查表法实现伽玛矫正.EPlK30用于数据采集卡,已 在第四章作过介绍.用于数据处理驱动卡的EPlK50封装BGA一256,典型门有5万门,最大用户

∞是186,有10块嵌入式数组块,总RAM位数达40960位,图7.1.1是EPlK50在本系统中所用 加引脚及外围电路.

第七章u∞屏同步控制电路的设计及实现

FPGA器件的配置方式有多种.表7.1.1列出EPlI【50的各种配置方式.

co哺垂叫跏ScI啪姆

本系统中是多种配置方式综台应用.首先是用并口下载电缆在兀AG模式下配置EPc2(配置器件),

由于EPlK50具有掉电易失性,所以每次系统上电的时候,由EPC2对EPlK50配置.图7.1.2是
口电缆通过兀'AG模式配置时,形成J1'AG配置链.图7.1'3是JTAG配置链示意图.

J【真鑫聃烈幻S幻矗钔封ame

系统的电源由Pa总线上的5v电源提供.但本系统中除了5v电源之外,还需2.5v和3-3v
的电源.图7.1.4中的两片低压差线形稳压芯片MAx604分别把5v输入转化成2.5v和3.3v的输

FPGA内功能模块的划分

同步控制系统分为二大块,一块为插在计算机PcI槽内的数据采集发送卡,主要是接收来自 DⅥ接口的图像数据,并将资料发送到光纤发送器.另一块为装在屏体背后.完成数据处理和驱动 功能,uD同步控制系统的主要功能就在这块电路板上实现.二块板各用一片丹.GA,数据采集发

送卡用EPlK30,数据处理驱动卡用EPlK50.根据自顶向下∞p_Down)的原则,数据采集和发送

卡上的FPGA分以下几个模块:数据采集,肿,光纤发送控制模块.读写控制模块,读地址模

块,写地址模块,由于第三.第四章已介绍过,在此不作详细论述:数据处理和驱动卡上的FPGA 分以下几个模块:数据接收模块,读写控制模块.灰度显示模块,时钟模块,LED显示屏控制信 号模块,SDRAM控制器模块.当然其中的读写控制模块又分为读地址产生模块,写地址产生模 块,数据接收模块又分为位分离模块和灰度矫正模块,SDRA6l控制器模块又分为SDR^M信号模块

第七章uD屏同步控制电路的设计及实现

图7.2.2同步控制系统核心电路模块划分

在MA)a)I uSⅡ的编译环境下,各个模块的实现方法有多种.比如可以用硬件描述语言,或

原理图的方法,或波形图的方法,根据具体实现可灵活选用某种方式实现.因FPGA内实现的都是 组合逻辑电路,为了论述的方便,有的模块用原理图的方式理解其控制时序.

(1)读写控制产生模块

在视频资料和uD显示资料之间,内存是一个缓冲区.同步控制卡上的内存正如图像处理 系统中的帧内存～样,采用两帧的方式,即在一帧读的同时另一帧写.两帧交替读写保证输入输出 双方时间的连续性,这种方式也称为快页切换(即双内存方式).读写控制模块主要功能是在场同步 信号有效时,切换二片RAM,读出刚写入的那片RAM的资料.送往显示,同时往刚才资料已被 读出的那片lHM写入新的一帧图像的数据.
写地址如何产生不仅与视频信号的存贮方式有关,还与内存的选型有关.视频资料经伽玛矫正 和位分离后,输出的是32bit连续32个点的同一灰度的值,对于位宽为32bit的内存,一个时钟只 能写入一种颜色的连续32个点同一灰度位的值. 在本系统中,内存选用HYNⅨ公司的HY57v643220cT_I,规格是2M×32bit,速度可达 166MHz.一片RAM足够存储800★512显示模式的三种颜色的数据.当系统暂存视频数据时(已 经过y反矫正和位分离,8∞★512)存入外部RAM时,数据按照写地址分为四段,AlO位为扫描
区地址(共有64个扫描组,一个时钟只能送32个扫描组的数据,所以分为上半扫描区和下半扫描

区),A旷AO用来表示一行资料的列方向的地址(800列),AlrAll用来表示某一行的行地址(采 用l/8扫描,并行移位,扫描,行号为I～8),A17～A14则用来区分十二个灰度位的地址(每一 个灰度位都分开存储),A19～18是表示R,G,B三种颜色的地址.每一个写时钟到来时,先改变 颜色地址(即A19～18),三个写时钟后(三种颜色)改变灰度位地址,每个颜色的12个灰度位数 据都存储后,改变A0(共有"个扫描组,一个时钟只能送32个扫描组的数据),第二次改变A10 时改变列地址,列地址改变800次后再改变行地址.则写地址的分配如表7.2.1所示.

东南大学硕士学位论文 表7.2.1写地址分配表

读地址产生顺序取决于写入资料地址的分配及LED显示屏的驱动方式.若U'D显示屏采用l/8 扫描,读地址分5段,A19～A18是颜色(R,G,B):AlrAl4是灰度权位:A13～All是行号, 即每组的8行;AIo位为扫描区地址;A9-A0是列地址.则读地址的分配表如表7,2所示.从表 7.2中可见,读地址的顺序是跳跃式的.在读时,每个读时钟到来都使AlO(区)发生变化,二个时 钟后变化的就是颜色(A19～A18),颜色变化三次后则列地址加l,当64个组同一行800列的值都 被读出后.接着是行地址变化,行地址加一,当行地址变化八次后,则说明某位灰度全值己全屏扫 描完,然后变化的就是灰度权位地址,灰度权位地址变化12次后,则说明一幅图像已扫描完毕. 需要指出的是读时钟的频率,因为在本设计中为了实现12bit灰度,采用了将一帧时长等分二 十三等份的方法,每一等份即为一位灰度值全屏扫描一遍的时间,令等分份数为P,图像帧频为Fz,
显示行数为H,列数为L,每一个点时钟读出的数据有效位数为B,基色数为K,在800+512,帧

在本设计中实际采用的晶振56朋8MHz.而读时钟与写时钟不是同步时钟,通过写时钟的场同步

信号的上升沿实现帧同步.

第七章LED屏同步控制电路的设计及实现

表7.22读地址分配表

(4)双内存方式下的读写控制信号

双内存方式中.读写控制信号的产生如图7.2_3所示

图7.213读写控控制信号产生电路

从表7-2中可以看到.在工况②下,对内存的读取速率要求很高且内存的容量也要求很大. 首先,对于大容量的RAM应先考虑选取动态RAM∞RAM);其次,对内存的速率要求也很高.可
sDRAM在改善DRAM性能方面采用完全不同的方法.和典型的DRAM不同,同步SDRAM

与处理器交换资料采用与外部时钟同步方式,并使处理器/内存总线全速运行,无需插入等待状态. 虽然sDRAM具有响应快,容量大等特点,但对sDRAM的操作却不象sl认M那样简单,应设计 一sDl渔M控制器,使微处理器通过sDRAM控制器对sDRAM芯片的操作就如同对SRAM芯片 的操作一样.

sDRAM控制器实际上是一软核,用vemog印)L语言实现,是可综合的,它和uD显示屏的 核心控制电路一起集成在FPGA内.sDRAM控制器提供给主控制器如同sRAM的操作接口,如 图7.2.4所示.

//L——————o\

sDRAM控制器实现的接口
SDRAM控制器是由三个文件实现的:sDRAM.V是顶层文件,sDRAM控制器的状态机在

这个文件实现;肋s1℃O帆V是次层文件,它提供了主控制器和sD队M之间的接口;

sD删cNT.v也是次层文件,它实现主控制器与sDRAM之间的数据传输.关于sDRAM控制器

的具体实现,详细可见电子文文件中的sDRAM控制器核.图7.25是sDRAM控制器的状态机.

SDRAM控制器的状态机

灰度值模块实现的关键是在D旷D"的12bit资料分位显示中,消影信号是如何产生的.图 7.Z6给出了屏体电路实现4096级灰度所需消影信号图.

第七章LED屏同步控制电路的设计及实现

箦器器豇二五E]二三互]三工】亘二工

Yc咙肌……胍……删L肌……腿

8TR]厂～一一一一一—]旷一一一一一一一']r——]r一一一一一一一1厂

黑.,芒兰兰上)互E[Ⅲ 耽LK皿……m……咖0l咖…～脏

oE_1厂——]厂一一—1 n广——]

3TR犷一一一一一一—]旷一一一一一一一']厂——]广一一一一一一丌

图7.26消影信号图 第五章中提到消影信号oE即可接74HC595的使能端,使列资料输出无效;也可接行控制端,使 行信号输出无效.消影信号只在D旷D6资料显示时有作用,在DrDll时一直为低电平,表7-3

(9)输出接口电路的设计

输出接口电路的设计要根据U'D显示屏的工作情况而定.比如U1D显示屏采用l,8扫描, 各个部分的显示相互独立,即各部分的资料并行传输:灰度值资料可以采用三基色各色信号并行传 输;而每色每点的12bit灰度值采用第五章所说的脉冲打散的方法传输.在这种工况下,其同步控 制卡的输出接口电路设计如图7.2.7所示.

图7.2.7输出接口电路

FPGA设计时应注意的问题

信号在丹·GA器件内部通过联机和逻辑单元时,都有一定的延时.延时的大小与联机的长短和 逻辑单元的数目有关.同时还受器件的制造工艺,工作电压,温度等条件的影响.信号的高低电平 转换也需要一定的过渡时间.由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化 的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些 尖峰信号称为"毛刺".如果一个组合逻辑电路中有"毛刺"出现,就说明该电路存在"冒险".与 分立组件不同,由于FPGA内部不存在寄生电容电感,这些毛刺将被完整的保留并向下一级传递, 因此毛刺现象在FP(擒设计中尤为突出.冒险往往会影响到逻辑电路的稳定性.时钟端口,清零和 置位端口对毛刺信号十分敏感,任何一点毛刺都可能会使系统出错,因此判断逻辑电路中是否存在 冒险以及如何避免冒险是设计人员必须要考虑的问题.对于在FPGA的设计中如何尽量减少毛刺出 现,通过实践有以下几点心得: 1.在数字电路设计中,常常采用格雷码计数器取代普通的二进制计数器,这是因为格雷码计数器 的输出每次只有一位跳变,消除了竞争冒险的发生条件,避免了毛刺的产生. 2.毛刺并不是对所有的输入都有危害,例如D触发器的D输入端,只要毛刺不出现在时钟的上升 沿并且满足资料的建立和保持时间,就不会对系统造成危害,我们可以说D触发器的D输入端对 毛刺不敏感.根据这个特性,我们应当在系统中尽可能采用同步电路,这是因为同步电路信号的 变化都发生在时钟沿,只要毛刺不出现在时钟的沿口并且不满足资料的建立和保持时间,就不会对 系统造成危害.本系统全部采用同步电路,从根本上防止毛刺的产生. 3.若FpGA器件对外输出引脚上有输出毛刺,如果毛刺较宽,需外加阻容滤波;如果毛刺很短, 加上PCB本身的寄生参数,大多数情况下,毛刺通过PCB走线,基本可以自然被虑除,不用再外 加阻容滤波.

第八章现有技术的局限与展望

第八章现有技术的局限与展望

§8.1内存读周期速率问题
从第二章的表2.3.1可以看出,在工况②的情况下系统对内存读周期的速率提出很高的要求, 虽然工况①在采用并行结构有效的解决了问题.但那是在采用分组内存的前提下a在同步控制卡有
限的PCB板面上放置大量的内存.这显然是不现实的.

如果对LED显示屏的整个系统结构略作调整,则是有可能采用并行结构的.图8.1.1是全部

采用并行结构的LED显示屏系统结构框图.

图8.1.1并行结构的u!D显示屏系统结构框图 本系统的设计关键是扫描板.扫描板的作用正所谓承上启下,一方面它接收主控制器的视频信 号,另～方面把属于本级数据送给自己的各个显示控制单元,同时还要把不属于本级的数据向下一 个级联的扫描板传输.视频信号和UD显示资料,在空间,时间,顺序等各方面的差别,都由扫 描板来协调.相对于同步控制卡的系统设计来说,实际上是把同步控制卡中关于视频信号和UD 显示资料,在空间.时间,顺序的协调工作由N块扫描板来完成.根据LED显示屏的工况,若采 用l小扫描,则一块扫描板负责N行的扫描. 扫描板的基本结构如图8.1.2所示.它由数据传输控制电路,内存,显示控制输出电路以及 本地时钟与内部控制逻辑等几部分组成. 从以上的分析可见.由于一块扫描板只负责8行的扫描,内存读信号的频率等于移位元时钟的 频率(从表3.2中工况①的数据可见).在最高情况下(分辨率1/8扫描).内存的读信号频 率大约为1.966MHz'这样就不用选用高速内存,比方说sDRAM之类,选用sRAM就能胜任,就 不需设计内存接口控制电路了,这大大方便了系统设计.

图8.1_2扫描板原理框图

§8.2具有灰度级显示功能的LED驱动器

(1)采用传统驱动器的局限
从第二章的分析中可得知,把一个点的灰度值分解成8次扫描过程存在速度问题和亮度问题. 虽然采用变长时间的方案可缓解矛盾,但仔细分析速度问题和亮度问题存在的原因,不难看出这是 由于灰度级的处理是分bit进行的,利用原有列数据传输系统和统一的一套灰度值发生器所引起的. 要想改善图像显示屏的运行状态.比较理想的途径是采用专用大规模集成电路,对于每一列资料单 独处理它的灰度值.同时为了适应点阵显示屏的数据传输,器件应该具有级联功能.Tcx∞ IⅡs劬Imen协公司正是为了满足这一需要,生产了Tu=5902芯片,专门用于显示灰度图像的Ⅱ'D驱
ⅡC5902是集移位寄存器,资料锁存器,带有电流值调整的恒流电路以及采用脉冲宽度控
制的256级灰度显示的恒流驱动器.

它的输出位数(即输出驱动的列数)有两种选择,可以是8位,也可以是16位.对于不同的驱 动列数,驱动电流有所不同,16列输出是其驱动电流为80D认:8列输出时驱动电流为120ⅡA.

该芯片的亮度控制有两种方式,一种方式是是使用电流可调的恒流源作为列驱动电源,另一

种方式是采用占空比调节方法控制有效发光时间.恒流源的调节只能以芯片为单位,统一进行,恒 流输出的电流最大值由一个控制参考电流的外接电阻设置.恒流源输出电流可以在最大值范围内分 32级.由5bit输入资料进行控制.当器件安装于印刷电路板上之后,各芯片之间的亮度差.可以 通过外部输入资料调整.32级整片恒流源控制.恰好适应这一需要.另一种亮度控制方法,对于 输出的16列或8列中的每一列,可以分别按256级占空比进行调节.各列的8位灰度值由外部数 据输入,一列的曲让数据是并行输入的,各列资料是串行输入的.

§8.3超大规模集成电路芯片

(1)视频LED显示屏控制电路的规模

第八章现有技术的局限与展望

在视频L王D显示屏屏体背后控制控制电路的设计中,要根据具体的工况确定控制电路的规模, 假定vGA和视频u'D显示屏的分辨率是相同的,都是M(行)×N(列);同时设LED显示屏的扫 描方式是l爪,整个显示屏划分为B个部分,B=Mm.控制电路的规模与采用哪种显示控制芯片有 关,例如采用.nr5902,因为它有16个输出端,所以一片芯片可以控制H行16列一个基色的uiD 发光灯的灰度.作为一般情况,我们假定一个芯片有R个输出端,这样就可计算整个显示屏所需 要的址∞控制芯片的数量.设所需芯片总数为x,则x;(B×N×3色)瓜.表四列出集几种常用的 分辨率和扫描工况下,所需的部分数B和显示控制单元芯片量X.

这样计算下来,如果采用T1c5902作为640×480,l,16扫描,三基色每色256灰度级显示屏

的显示控制芯片的话,需要3600片.这是在上面所列的各种分辨率与扫描方式组合工况中,所需 芯片最少的一种工况下计算得到的结果.对于室内屏来说,可以采用1,16扫描,但对于室外屏来 说,最好采用l/4扫描,这样在实现同样分辨率的情况下,控制芯片有增加了4倍,达到1"00片! 这个数字实在太大,对于屏体背后安装的有限面积来说,实现起来几乎是不可能的.因此为了减少 器件数量,只有增大R值,才是解决问题的出路.因此,研制用视频LED显示屏的超大规模集成 电路,是当前视频LED显示屏总体技术发展的重要方向.

目前北京中庆数字设备有限公司研制成功的卿70l LED显示控制芯片就是很好的一例.

ZQL9r701是一种超大规模专用集成电路,取代了传统设计中的大量中小规模集成电路.它不但内 含UD显示所需的全部逻辑,而且它有128个输出端,每个输出端均提供带有反伽玛校正的256

级占空比控制的灰度级控制输出.若在上述的工况下(640×480,l,16)采用zq邺叮0l,则需控制芯

片450片,减少了8倍,这个数量的减少是非常可观的.

§8.4采用伪像素技术提高分辨率

在uD显示屏的设计制造技术和应用水平都得到迅速提高的今天.在此行业也出现一些新兴的 研究方向与思路.下面就一项新兴的技术(即伪像素技术)如何提高分辨率的问题展开讨论,以期在 今后的UD显示屏的应用中加入此项新技术.

(1)伪像素显示的定义

显示单元中每个像素点的红,绿.蓝显示组成部分均匀分布.以配合像素的混色效果;虚显示 点的表征颜色由相邻的红,绿,蓝图元混色构成,如图8.4.1所示.伪像素的点是分散的,实像素 的是聚集的;伪像素的发光点在灯管间,实像素的发光点在灯管上.

(2)伪像素的优越性 图8.4.1中是按2红l绿l蓝配出的灯板.若实像素显示的像素数是:m×n砸是列灯管数,

n是行灯管数).伪像素的显示的像点是:国m1)×(2Ⅱ.1).这样当Ⅲ和n足够大时,就约等于2mx2n,

也就是4m,是实像素的4倍.因而整体显示屏的显示效果是实像素的显示效果的四倍.从中我们

可知,使用伪像素大屏可以在同等分辨率下只用l,4的灯管,而能达到实像素同等的视觉效果,这 样可以大幅降低整屏的造价.而且使用伪像素可以降低人观看时的疲劳感,因为在LED显示屏上
发光点越是均匀分布,同等面积下发光越是均匀,所以人在观看时的疲劳感就越低.
图8.4.1伪像素显示屏中的虚拟点

(3)伪像素的扫描方式

实像素和伪像素的控制系统在帧板.长线发送,长线接收,三色接口板方面的实现是一样的, 不同的只是扫描板上的程序内容.伪像素扫描示意图如图8.4.2所示.

Q④;④o;O④; ④④i④④:万万: 旦④:④④:④④: ④④j④④:④面: Q Q!④④!O④j ④④!④C!④酉· o～④④酉④～④ o～④④～④④～④ ④～④o～④ 一④ ④～④④～④④～④ ④～④④～④④～O ④～①④～④④～④

銮堕查堂堡主兰堡笙壅——

在三年硕士研究生的学习阶段, 始终得到指导老师史小军教授和堵国梁 副教授及朱为副教授的悉心指导, 实验室的同学也给予了大力的帮组和支 持,在此深表谢意!
1.诸昌铃uD显示屏系统原理及工程技术电子科技大学出版社2002 2(日)谷千柬先进显示器技术科学出版社2002 3.李广军王厚军实用接口技术电子科技大学出版社1998 4.标准集成电路数据手册11L电路电子工业出版社1994年九月

5夏宇闻复杂数字电路与系统的vc柚og皿L设计技术北京航空航天大学出版社1998年

6.常青可编程专用集成电路及其应用与设计实践北京国防工业出版社1998年 7.宋万杰罗丰吴顺军CP【D技术及其应用西安电子科技大学出版社2000

8.张亮数字电路设计与vefilog皿L人民邮电出版杜2000年

9王金明杨吉斌数字系统设计与Ve同og卸)L电子工业出版社2002年 10冯涛王程可编程逻辑器件开发技术—MAx+plusⅡ入门与提高人民邮电出版社2002年 11堵国梁UD显示屏控制系统的设计东南大学硕士学位论文 12刘洪英基于cPLD的LED显示屏同步控制系统设计 13.王鹏等256灰度级LED大屏幕视频控制器电视技术2000.8 14.崔琳等模块化uD大屏幕显示器的设计电子技术应用.张晓光uD大屏幕显示驱动模块的一体化设计液晶与显示第13卷第4期 16.陈建军LED大屏幕显示系统的VGA同步技术电子技术应用1997年第ll期 17顾伟全彩色UD显示屏调色方案南通工学院学报2002年12月 18,刘亚军等um显示屏的高速扫描,驱动电路电子与自动化1998年5月 19倪琳琳等低帧频,无闪烁uD全彩屏的逻辑设计电子产品世界2003年4月 20秦明琪,康军LED显示屏控制芯片ZQL9701的应用.山东电子技术,2000年第5期, 2l杨赓L叻显示屏灰度等级的提高及非线性纠正.液晶与显示,2001年第16期 22张建涛等全彩色L功显示屏的亮度与色度的关系现代显示1998年第4期