热门搜索：
硕士/研究生
&&&&&&DOC文档下载
游客快捷下载
会员登录下载
下载资源需要10元
邮箱/手机号：
您支付成功后，系统会自动为您创建此邮箱/手机号的账号，密码跟您输入的邮箱/手机号一致，以方便您下次登录下载和查看订单。注：支付完成后需要自己下载文件，并不会自动发送文件哦！
支付方式：
已注册用户请登录：
当日自动登录&&
&&合作网站一键登录：
1、本站资源不支持迅雷下载，请使用浏览器直接下载(不支持QQ浏览器)；
2、文档下载后都不会有金锄头文库的水印，预览文档经过压缩，下载后原文更清晰；
3、所有的PPT和DOC文档都被视为“模板”，允许上传人保留章节、目录结构的情况下删减部份的内容；下载前须认真查看，确认无误后再购买；
4、所有文档都是可以预览的，金锄头文库作为内容存储提供商，无法对各卖家所售文档的真实性、完整性、准确性以及专业性等问题提供审核和保证，请慎重购买；
5、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确)，网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据；
6、如果您还有什么不清楚的，可以点击右侧栏的客服对话；
下载须知 | 常见问题汇总
Allegro PCB设计(三)
2、PCB的自动布线下面先讲述几个ALLEGRO交互式自动布线中的主要功能。选择则菜单栏中的ROUTE命令，打开布线主菜单，如图8_74所示。8_741）FANOUTBYPICK该命令的功能是在ALLEGRO中对选定的网名或者元件进行自动扇孔操作。选择此命令后，单击鼠标右键，选择SETUP命令，打开自动布线器自动布线设置项，当前打开为FANOUT选项卡，如图8_75所示。各选项功能说明如下◆DIRECTION设置扇孔相对于元件管脚的方向。◆VIALOCATION设置扇孔相对于元件外框的位置。◆MAXIMUMFANOUTLENGTH设置从引脚到过孔的最大距离。默认为自动居中◆ENABLESRADIALWIRES设置布线是否需要散射状连线，在ALLEGRO一般不用。◆FANOUTGRID设置扇孔的格点设置。◆PINTYPES设置扇孔的引脚类型。◆SHARING设置扇孔的一些共享参数。设置完成之后，单击“OK”，完成扇孔的设置，直接单击想要扇孔的元件或网名即可。8_752）ROUTENETSBYPICK该命令的功能是在ALLEGRO中对选定的网名进行自动布线。选中此命令之后，单击鼠标右键，在弹出菜单中选择SETUP命令，打开自动布线器自动布线设置项，如图8_76所示。该对话框用来设置对自动布线过程中的一些参数，可以设置布线次数、灵活布线及选定一个DO文件。8_76设置完成之后单击“OK”，然后直接单击想要布线的网名即可。3）ELONGATIONBYPICK该命令的功能是在ALLEGRO中对选定的网名进行自动布线的时候按照蛇形线的走法来匹配长度。选中此命令后，单击鼠标右键，在弹出菜单中选择SETUP命令，打开自动布线器自动布线设置项，当前打开为ELONGATE选项卡界面，如图8_77所示。在此提供了四种形式的蛇形线模式可供选择MEANDER、TROMBONE、ACCORDION、SAWTOOTH。每一种模式都可以设定绕线长度、间距等。设置完成之后单击“OK”，完成蛇形线的设置。8_774）ROUTEAUTOMATIC此项设置与ROUTENETSBYPICK设置一样，所不同的是此处可以进行对整板或选择一定的网名进行布线，多了一个SELECTIONS设置栏，进行设置，如图8_78所示。5）ROUTEEDITOR单击此命令，打开SPECCTRA布线器，进行自动布线，后面章节将详细介绍。8_783、敷铜顾名思义，覆铜就是将设计好的电路板覆盖上一层铜箔。一般覆铜又分为平面层覆铜和非平面层覆铜（即正片覆铜和负片覆铜）。一般非平面层是指元器件层和布线层，平面层是指内层中的电源层和地层。布局之后一般要进行大面积覆铜，它对电路板的电磁兼容性影响很大。对于速率较高的电路，大面积覆铜是必不可少的。一般覆铜处理主要有以下四方面原因1、EMC的要求。对于大面积的地或电源覆铜，对噪声会起到屏蔽作用。2、PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层覆铜。3、信号完整性要求。给高频数字信号一个完整的回流路径，并减少直流网络的布线4、散热要求。特殊期间安装要求覆铜等在ALLEGRO中，敷铜可以分文正片敷铜（在信号层上敷铜，叠层属性为POSITIVE）和负片敷铜（在平面层进行敷铜处理，叠层属性为NEGATIVE）。两种敷铜各有优缺点正片敷铜方式直观，所见即多得，无需特殊的FLASH符号，但是在生成光绘文件之前必须将正片敷铜更新，当改变元件的放置后需要重新进行敷铜处理且数据量大，特别是整板的正片敷铜。负片敷铜在选择敷铜区域的时候就十分的灵活，能够自动适应动态的布局的修改且数据量小，但是确定是必须建立FLASH符号。在进行敷铜设计之前，先了解一下菜单栏中SHAPE栏的各项命令，如图8_79所示。◆POLYGON添加任意边形的SHAPE◆RECTANGULAR添加矩形的SHAPE◆CIRCULAR添加圆形的SHAPE◆SELECTSHAPEORVOID选择SHAPE或避让◆MANUALVOID手工避让◆EDITBOUNDARY编辑外形◆DELETEISLANDS删除孤岛8_79◆CHANGESHAPETYPE改变敷铜的形态，动态或静态敷铜◆MERGESHAPES合并相同网络的敷铜◆CHECK检查敷铜◆COMPOSESHAPE组成敷铜◆DECOMPOSESHAPE解散敷铜◆GLOBALDYNAMICPARAMS设定动态敷铜的全局参数1）正片敷铜正片敷铜就是信号层的敷铜，其主要作用是用来连接引脚分布很少的电源和为了满足屏蔽的要求对顶层和底层做敷地处理，操作步骤如下1、在菜单栏中选择SHAPE/POLYGON命令或者单击SHAPE工具栏中的按钮，在控制面板中的OPTION界面设置如图8_80所示。8_80各项功能说明如下◆ACTIVECLASSANDSUBCLASS用来选择敷铜所在的层◆SHAPEFILL用来设置敷铜的类型DYNAMICCOPPER表示动态敷铜，这是ALLEGRO新版本的一个突出功能。动态的敷铜后，不影响动态地布局、布线，完全适用于动态地设计。但是要注意，在最后产生光绘之前，要对动态的铜进行一个更新。STATICSOLID表示静态敷铜，静态地敷铜没有动态敷铜的更新功能，如果要更改布局、布线，就必须重新敷铜。STATICCROSSHATCH表示静态网格铜设计，和静态铜的特性基本一样，只是铜层显示网格状。UNFILLED表示敷没有填充的铜，一般只用来表示SHAPE特性，如ROUTEKEEPING、PACKAGEKEEPING等。◆ASSIGNNETNAME用来指定敷铜的网名，可以单击按钮选择网名，也可以在敷铜完成后，再进行指定网名。◆SHAPEGRID用来设置敷铜的栅格，一般选择当前的格点。◆SEGMENTTYPE用来设置敷铜的形状45度连线、直角布线及圆弧布线。2、设置好后，在PCB中规划的区域内进行敷铜设计。2）负片敷铜负片敷铜是在平面层上进行敷铜的处理，主要是为了减少光绘的数据量，对电源层和地层做敷铜处理。一般来说，电源层可以分割平面供几个不同的电源网络来使用，但是地平面只允许进行模拟地和数字地的分割。操作流程如下1、如需要电源层的分割，首先单击ADD工具栏中的按钮，在控制面板中的OPTIONS选项卡界面下选择ANTIETCH，在PCB中分割出合适的区域，其OPTIONS界面设置如图8_81所示。8_812、在分割出合适的区域后，选择菜单栏中的EDIT/SPLITPLANE/CREATE命令，弹出创建敷铜对话框，如图8_82所示。8_82各项功能说明如下SELECTLAYERFORSPLITPLANECREATION选择要进行敷铜的层。SHAPETYPEDESIRED选择敷铜类型，如静态敷铜或者动态敷铜。对于负片敷铜建议选取静态敷铜以防止避让后ANTIETCH过细。3、设置完成后，单击“CREATE”，弹出选择网名对话框，从中选择敷铜的网名，如图8_83所示。8_834、单击“OK”，完成敷铜的设计。注意1、在进行负片敷铜的时候，一定要有ROUTEKEEPING区域；2、关于分割线（ANTIETCH）线宽的选择，要根据电源的特性选择合适的值。3）敷铜层的编辑在完成了敷铜之后，ALLEGRO提供了很多对敷铜层的编辑功能，下面对几个常用的命令做一个简单介绍。1、手动避让对于完成的敷铜，可以选择菜单栏中的SHAPE/MANUALVOID命令来选择铜的避让形状进而避让，在此设定多边形的避让、矩形的避让和圆形的避让。2、敷铜参数的修改对敷铜的过孔、引脚及自动避让间隔的修改，可以单击SHAPE工具栏中的按钮来选中敷铜后，单击鼠标右键，在弹出的菜单中选择PARAMETERS命令，打开如图8_84所示的敷铜参数修改对话框。8_84在此可以设置敷铜填充格式、自动避让、避让间距及焊盘连接方式等操作。3、删除孤岛选择SHAPE/MANUALVOID/DELETE命令，可以删除没有网名属性、孤立的敷铜，俗称删除孤岛。4、编辑敷铜的边界ALLEGRO中的另一个特色就是如需更改敷铜（正片、负片都可以）的大小，无需进行重新敷铜处理，可以直接编辑敷铜的边界，操作如下单击按钮，然后选中敷铜，单击鼠标右键，在弹出的菜单中选择EDITBOUNDARY命令，对敷铜的边界进行编辑。SPECCTRA布线工具一、SPECCTRA的基本操作1、放大、缩小视图1）使用鼠标将鼠标放在需要调整大小的区域，按住鼠标中键，从右上角向左下角对角地拖拉鼠标，就可以缩小视图；水平的拖拉鼠标，可以使整个设计可视；从左下角向右上角对角地拖拉鼠标，就可以放大视图。如果使用鼠标是两个按键，就需要同时按住键盘上的【ALT】键和鼠标右键，按照同样的方法完成视图调整。2）使用VIEW/ROOM/IN放大视图，使用VIEW/ROOM/OUT缩小视图。2、定义鼠标左键的各种功能通过使用鼠标左键单击SPECCTRA操作界面上的一个功能图标按钮或者工具条上的菜单命令，就可以使鼠标左键定义为相应的功能，此功能会在下面的当前操作模式中显示出来。，当当前操作选中按钮时，当前操作模式显示如下。通过以上的设置就可以使用鼠标完成各种功能的设置和操作了。二、SPECCTRA的规则设置规则设置有多种方法，常用的有两种1、通过菜单栏和工具条进行设置例如设置板级PCB线宽、间距。鼠标左键单击菜单栏中的RULES/PCB/CLEARANCE命令，出现如图8_85所示界面。在图8_85所示界面中可以设置布线宽度（WIREWIDTH）、PINPIN、PINSMD、SMDVIA等一系列的规则，只要在对应的栏填写相应的数值即可，单击按钮，逐项进行设置确认；单击按钮，完成设置；单击按钮，取消设置；单击按钮，查看帮助文件。例如设置NETPAIR规则第一种设置方法鼠标左键单击菜单栏中的DEFINE/NETPAIR/DEFINE/FORGETBYLIST命令，弹出如图8_86所示的设置对话框。8_858_86在NET1中选择一个需要设置的NET，在NET2中选择另外一个需要设置的NET，单击按钮，完成一对NETPAIR的设置，如图8_87所示。8_87设置完成的NETPAIR在右边的空白处显示出来。若取消NETPAIR设置，则选中显示的NETPAIR，单击按钮，取消NETPAIR设置，取消后的界面如图8_86所示。第二种设置方法鼠标左键单击菜单栏中的DEFINE/NETPAIR/SELECTED命令，弹出如图8_88所示的设置对话框。8_88鼠标左键单击工具条中的按钮，选择NET，选择需要设置的一对NET，选中的NETS高亮，并显示在图8_88的右边栏中。选中NETPAIRS，单击按钮，取消NETPAIRS设置。2、通过调用DO文件进行设置1）DO文件基本语法介绍LINESBEGINNINGWITH‘’ARECOMMENTSGENERALPURPOSEDOFILEINITIALCOMMANDSBESTSAVEON\BESTSAVEWRE自动保存布线结果。STA
本文（Allegro PCB设计(三)）为本站会员（豆浆）主动上传，金锄头文库仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。
若此文所含内容侵犯了您的版权或隐私，请立即阅读金锄头文库的“”【网址:】，按提示上传提交保证函及证明材料，经审查核实后我们立即给予删除！
温馨提示：如果因为网速或其他原因下载失败请重新下载，重复下载不扣分。
分享当前资源【Allegro PCB设计(三)】到朋友圈，您即可以免费下载此资源！
微信扫一扫分享到朋友圈
操作提示：任选上面一个二维码，打开微信，点击“发现”使用“扫一扫”，即可将选择的网页分享到朋友圈
您可能感兴趣的------------------------------------------------------------------------------------------------------
元price_share
&|&川公网安备 12号&|&经营许可证（蜀ICP备号-1）(C) by Sichuan Goldhoe Inc. All Rights Reserved.
&strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>一、&/span>&/strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>本站提供全自助服务，购买后点击下载按钮可以下载到你电脑或手机（系统不会发送文档到您的邮箱），请注意查看下载存放位置；&/span>&/p>&p>&strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>二、&/span>&/strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>本站具有防盗链功能，所以不要使用迅雷、旋风、网际快车等第三方辅助下载工具（不支持&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>QQ浏览器&/span>），否则下载下来的文件只是网页或乱码；&/span>&br/>&/p>&p>&strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>三、&/span>&/strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>由于网络原因、下载知识欠缺、本地电脑&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>或&/span>手机阻止下载等问题无法解决时，需要提供以下&/span>&span style=&font-family: 微软雅黑, &Microsoft YaHei&; color: rgb(255, 0, 0);&>任意一条信息&/span>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>给我们，我们才能更及时地为你服务：&/span>&br/>&/p>&p>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>3.1、如果是注册的会员，请告诉我们你的会员账号；&/span>&/p>&p>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>3.2、如果是游客下载的，请告诉我们你下载时填写的手机或者邮箱；&/span>&/p>&p>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>3.3、如果是微信或QQ快捷登陆的，请告诉我们你的微信或QQ昵称；&/span>&/p>&p>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>3.4、如果这些你仍然无法确定，请告诉我们你的付款单号（我们可以通过单号反过来查询你的账号和下载记录）&/span>&a href=&https://www.jinchutou.com/i-93.html& target=&_blank& style=&text-decoration: color: rgb(255, 192, 0); font-family: 微软雅黑, &Microsoft YaHei&;&>&span style=&color: rgb(255, 192, 0); font-family: 微软雅黑, &Microsoft YaHei&;&>看看什么是单号？&/span>&/a>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>；&/span>&/p>&p>&strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>四、&/span>&/strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>需要下载哪份文档，请发送文档网址，而不是截图，更不要直接把标题给我们；&/span>&br/>&/p>&p>&strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>五、&/span>&/strong>&span style=&font-family: 微软雅黑, &Microsoft YaHei&;&>其它下载常见问题详见：&/span>&a href=&https://www.jinchutou.com/info-0-23-1.html& target=&_blank& style=&font-family: 微软雅黑, &Microsoft YaHei&;&>https://www.jinchutou.com/info-0-23-1.html&/a>&br/>&/p>&p>&br/>&/p>" />
&span id=&_baidu_bookmark_start_2& style=&display: line-height: 0&>?&/span>&span id=&_baidu_bookmark_start_4& style=&display: line-height: 0&>?&/span>&/p>&p>&span style=&font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>& & 鉴于本网发布稿件来源广泛、数量较多, 系统审核过程只针对存在明显违法有害内容（如色情、暴力、反动、危害社会治安及公共安全等公安部门明文规定的违法内容）进行处理，难以逐一核准作者身份及核验所发布的内容是否存在侵权事宜, 如果著作权人发现本网已转载或摘编了其拥有著作权的作品或对稿酬有疑议, 请及时与本网联系删除。&/span>&/p>&p>&strong style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 white-space: background-color: rgb(255, 255, 255);&>& & 侵权处理办法参考版权提示一文：&/strong>&a href=&https://www.jinchutou.com/h-59.html& target=&_blank& textvalue=&https://www.jinchutou.com/h-59.html&>https://www.jinchutou.com/h-59.html&/a>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>&&/span>&/p>&p>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>1、如涉及内容过多，需要发送邮箱，请电子邮箱到，我们会及时处理；&/span>&/p>&p>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>2、系统一旦删除后，文档肯定是不能下载了的，但展示页面缓存需要一段时间才能清空，请耐心等待2-6小时；&/span>&/p>&p>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>3、请版权所有人（单位）提供最起码的证明（证明版权所有人），以便我们尽快查处上传人；&/span>&/p>&p>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>4、请文明对话，友好处理；&/span>&/p>&p>&span style=&color: rgb(102, 102, 102); font-family: 微软雅黑, Arial, &Times New Roman&; font-size: 14 background-color: rgb(255, 255, 255);&>5、为了杜绝以前再有类似的侵权事情，可以为我们提供相应的关键字，便于管理人员添加到系统后能有效排除和抵制与您（贵单位）相关版权作品上传；&/span>&/p>&p>&span id=&_baidu_bookmark_end_5& style=&display: line-height: 0&>?&/span>&span id=&_baidu_bookmark_end_3& style=&display: line-height: 0&>?&/span>&/p>" />
&span style=&color: rgb(85, 85, 85); font-family: 微软雅黑; background-color: rgb(255, 255, 255);&>& & 为了维护合法，安定的网络环境，本着开放包容的心态共建共享金锄头文库平台，请各位上传人本着自律和责任心共享发布有价值的文档；本站客服对于上传人服务前，有以下几点可提前参阅：&/span>&/p>&p>&span style=&color: rgb(85, 85, 85); font-family: 微软雅黑; background-color: rgb(255, 255, 255);&>1、本站上传会员收益见：&a href=&https://www.jinchutou.com/h-36.html& target=&_blank&>https://www.jinchutou.com/h-36.html&/a> &/span>&/p>&p>2、本站不会为任何刚注册的上传会员特批解除上传限制，普通会员每天可以上传50份，值班经值会审核其上传内容，请自行观察自己上传的文档哪些在“临时转换中”（审核通过），哪些在审核拒绝中，连续坚持几天都没有任何文档被拒的情况下，根据文档质量和发布分类是否正常等考量合格后值班经理会特批升级会员等级，相应的权益也同时上升。&/p>&p>3、上传人本着友好、合作、共建、共享的原则，请耐心仔细的查看《&a href=&https://www.jinchutou.com/i-143.html& target=&_blank&>违禁作品内容处理规则》；&/a>&a href=&https://www.jinchutou.com/i-143.html& target=&_blank&>https://www.jinchutou.com/i-143.html&/a>&/p>&p>4、上传人可以观注本站公告，查看其它被公示永久封禁的原因&a href=&https://www.jinchutou.com/news-1.html& target=&_blank&>https://www.jinchutou.com/news-1.html&/a>&/p>&p>5、其它问题可以参阅上传常见问题指引：&a href=&https://www.jinchutou.com/info-0-25-1.html& target=&_blank&>https://www.jinchutou.com/info-0-25-1.html&/a>&/p>" />Allegro PCB设计常见疑惑
主题位置：&&&&
版　主：linelayout
·网名：jia123
·头衔：土人
·资历：3760
·经验：500
主 题：Allegro PCB设计常见疑惑
1.怎样建立自己的元件库?
建立了一个新的project后，画原理图的第一步就是先建立 自己所需要的库，所采用的工具就是part developer. 首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义： Define mylib d:boardmylib(目录所在路径). 这样就建立了自己的库。在Concept_HDL的component－&add，点击search stack，可以加入该库。
2. 怎样做一个Mechanical symbol，以及如何调用?
Allegro 中File-?new，在drawing type中选择Mechanical symbol。主要是为了生成PCB板的外框模型，在这里面虽然也可以添加pad，但是没有管脚对应关系。Mechanical symbol 完成以后，生成*.dra文件。在Allgro中调用时，选择by symbol―&mechanical。注意右下角的library前面的勾打上。
3.在布局后如何得到一个整理后的所有元件的库?
如果嫌physical目录下各类文件过分繁冗，想删除一些无用的文件，或者只有一个*.brd文件，想获取所有的元件及pad封装库的信息，可以采用这种 办法：将*.brd另存在一个新的目录下，在File－&选export－&libraries，点中所有选项，然后export，即可在你 的新目录下生成所有的*.pad,*.psm,*.dra文件。
4. 如何建part库，怎么改变symbol中pin脚的位置?
在project manager中tools/part developer可建立，选择库并定义part name，在symbol中add symbol，package中add package/addpin，依次输入pin：
package中：
a， Name : pin’s logical name不能重复
b， pin : pin的标号，原理图中backannotate后相应的标号
c， pin type: pin脚的类型（input，output等，暂可忽略）
d， active：pin的触发类型 high(高电平)，low（低电平）
e， nc：填入空脚的标号
f， total：此类型的所有pin脚数
g， 以下暂略
symbol中：
a， logical name：对应package中的name
b， type：对应package中的type
c， position：pin脚在器件中位置（left , right , top , bottom）
d， pintext：pin在器件中显示的name（对应package中的pin，但可重复，比如package中的gnd1和gnd2都可设为gnd）
e， active：对应package中的active修改：用part developer打开要修改的器件，*选择edit/restrict changes（若不选择，则器件被保护，修改后存盘无效），一般修改：
a， package中相应pin的标号和name
b， pin的active类型
c， symbol中各pin脚的顺序（pin脚的顺序在第一次存盘后再次打开会被改变，对于较多pin脚的器件，如232pins，修改较繁琐，故尽力保证的一次的成功率。pin脚在器件中的排列顺序是根据symbol中的顺序而定，故symbol中pin脚的顺序一定要正确，若有错需修改，选中pin按ctrl键配合上下键标可移动pin脚位置。
5. 保存时Save view和Save all view 以及选择Change directory 和不选择的区别?
建立好一个元件库时，首先要先保存，保存尽量选择 save view。在concept-HDL中，我们用鼠标左键直接点击器件后，便可以对器件的外形尺寸进行修改，这时如果你再进入part developer做一些修改后，如果选择save all view会回到原来的外形尺寸，而选save view会保留改动后的外形。&&&
6. 画原理图时为什么Save及打包会出错?
当保存时出错，主要原因可能是：所画的信号线可能与元件的pin脚重合，或信号线自身重合；信号线重复命名；信号线可能没有命名；在高版本中（版本 14.0以上）中，自己所创建的库不能与系统本身带有的库名字相同；建库时，封装原件的管脚个数与原件库的管脚个数不同。打包时会出错的原因则有可能是所 做的封装类型与元件不匹配(如pin脚的个数，封装的类型名等)。
& 10:41:05&
Re：Allegro PCB设计常见疑惑
·网名：jia123
·头衔：咕噜
·资历：3750
·经验：505
7.在原理图中怎样修改器件属性及封装类型?
在菜单Text下拉菜单中选择Attribute特性，然后点击器件，则弹出一Attribute 窗口，点击Add按钮，则可以加入name,value,JEDEC_TYPE (封装类型) 等属性。
8.如何在Pad Design中定义Pad/via?及如何调用*.pad?
在pad design中，建立pad 时，type选single类型，应该定义下面几层的尺寸：begin layer（有时是end layer）, soldermask和 pastemask 。建立Via时，type一般选through，定义drill hole 的尺寸和所有的layer层（注意定义thermal relief和anti pad）以及soldermask。一般Pastemask和Regular一样大，soldmask比layer的尺寸大几个Mil，而thermal relief和anti pad比regular pad的尺寸大10Mil以上。
9.做封装库要注意些什么?
做封装既可以在Allegro中File－&New－&package symbol，也可以使用Wizard（自动向导） 功能。在这个过程中，最关键的是确定pad与pad的距离（包括相邻和对应的pad之间），以确保后期封装过程中元器件的Pin脚能完全的无偏差的粘贴在 Pad上。如果只知道Pin的尺寸，在设计pad的尺寸时应该比Pin稍大，一般width大1.2~1.5倍，length长0.45mm左右。除了 pad的尺寸需特别重视外，还要添加一些层，比如SilkScreen_top和Bottom，因为在以后做光绘文件时需要（金手指可以不要），Ref Des也最好标注在Silkscreen层上，同时注意丝印层不要画在Pad上。还应标志1号pin脚的位置，有一些特殊的封装，比如金手指，还可以加上 一层Via keep out，或者route keep out等等，这些都可以根据自己的要求来添加。操作上要注意的是建好封装后，一定不要忘了点击Create symbol，不然没有生成*.psm文件，在Allegro就无法调用。
10.为什么无法Import网表?
在Allegro中File选项中选Import―――&logic，在import logic type选HDL－concept，注意在Import from栏确认是工作路径下的packaged目录，系统有可能自动默认为是physical目录。
11.怎么在Allegro中定义自己的快捷键?
在 allegro下面的空白框内，紧接着command&提示符，打入alias F4(快捷键) room out（命令）。或者在Cadence 安装目录/share/pcb/text里有个env文件，用写字板打开，找到Alias定义的部分，进行手动修改既可。
12.怎么进行叠层定义?在布线完成之后如何改变叠层设置?
在 Allegro中，选Setup-?Cross-section。如果想添加层，在Edit栏选Insert，删除为del，材料型号，绝缘层一般为 FR-4，Etch层为Copper，层的类型，布线层选Conductor，铺铜层为Plane，绝缘层为Dielectric，Etch Subclass Name分别为Top，Gnd，S1，S2，Vcc，Bottom。
Film Type一般选择Positive，plane层选择Negative。如果布线完成之后，发现叠层设置需要改动。比如原来设置的为3，4层是plane 层，现在需要改为2，5层，不能简单的通过重命名来改变，可先在2，5层处添加两层plane层，然后将原来的plane层删除。
13.为什么在Allegro布局中元器件在列表中不显示或者显示而调不出来?
首 先确定Psmpath，padpath的路径有没有设置，如果没有设置可以在Partdevelop里设置，或者在env文件中手动添加。也有可能器件在 列表中存在，但是无法调出，可检查该器件所用到的*.pad文件及封装库文件*.dra,*.psm是否存在于你的工作目录×××/physical里。 另外还有一种可能就是页面太小，不够摆放器件，可以在setup-draw size中调整。
& 10:41:49&
Re：Allegro PCB设计常见疑惑
·网名：jia123
·头衔：咕噜
·资历：3750
·经验：505
14.为什么器件位置摆放不准确，偏移太大?
主要是因为Grids设置的问题，可在setup－grids中将每一层的Etch及Non－etch的grids的X、Y的spacing间隔调小。对于一些对位置要求比较严格的器件，比如插槽，金手指等用于接口的元器件，则应该严格按照设计者给定的位置尺寸，在命令行里用坐标指令进行定位。如：x
15.为什么提示的最大最小距离不随走线的长度变化而改变?
我们在定义了最长最短走线的规则之后，在布线时会有数字显示，随时告诉你如果按当前走向布线会离所定义的规则有多大的偏差。一般在规则长度以内的用绿色字体 显示，超过了或长度不够会有红色字体显示，并用＋/—提示偏差量。但是这个提示的偏差量并不是简单的随你走线的长度变化而变化。它是根据你的布线方向，软件自动计算按此方向走线的长度与规定长度的比较，如果变换走线方向，它也会重新计算。
16.如何定义线与线之间距离的Rule?
我们以定义CLK线与其它信号线之间的距离为例：
在Allegro中：setup－&constraints，在spacing rule set中点set values。首先add一个constraint set name，比如我们取名为CLOCK_NET，然后就在下面定义具体需要遵守的规则。
比如line to line 我们定义为10 mil。接着在allegro主窗口的edit菜单下选择properties，会跳出你的Control工具栏，在find by name 中选择net，在右下角点击more。在新弹出的窗口的列表中选择你所想规定的CLK线，如CK0、CK1、CK2等等，确定右边的selected objects中以选中所有的线，点Apply。又会出现一个新窗口，在左边的available properties中选择NET_SPACING_TYPE，在左边给它赋值（名字随意），比如CLK。回到 setup－&constraints，在刚才set values的下面点击Assignment table，即可将所定义的规则赋给所选用的net。
在 Specctra中，可先选中所要定义间距的信号线（select —&nets－&by list），然后在rules中选selected net－&clearance,在该窗口可定义一系列的布线规则，比如要定义线与线之间的间距，可在wire－wire栏定义，注意，当点 Apply或者OK之后，该栏仍然显示－1（意思是无限制），只要看屏幕下方的空白栏，是否有定义过的信息提示。
17.如何在CCT中定义走线最大最小距离?
同上面定义间距的方法类似，在选中所要定义的线之后，rules－&selected net－&timing，则可以在minimum length和maximum length中定义走线的最长最短长度限制，也可以用时间延迟为限制来定义。还有一种方法就是在Specctra Quest中提取某一根信号线的拓补结构作为模型，在里面定义各段导线的长度限制，然后生成rule文件，可以约束相同类型信号线的走线。
18.在CCT中怎么大致定义自动打孔的位置，怎么打一排过孔及定义其排列形状?
CCT 中有自动打过孔的功能，在Autoroute－&Pre Route－&Fanout 。可以指定过孔的方向，比如想把过孔都打在Pad的内部，则可以在location中选inside。其中也可以定义一些其他限制。另外有时我们可以选择 一组线进行平行走线，这时就可能同时打一排过孔，右击鼠标选择set via pattern，可选择其排列形状。在窗口的右下方也有快捷按钮可以选择。
19.在CCT中如何进行一些保存读盘操作（颜色设置、规则保存）?
在 Specctra里，可用file－&write－&session来保存当前布线，用file－&write－&rules did files来保存规则文件，调用时均使用file－&execute do file,然后打需要调用的存盘文件，如Initial.ses或rules.rul 。在color palette中使用write colormap和来load colormap来保存和读取颜色设置。
Allegro PCB设计常见疑惑（四）
关键字：布线,Allegro&&上传时间： 22:47:54
20.如何添加泪滴形焊盘以及加了之后如何删除?
在优化的parameters选项中只选择倒数第二个，Pad And T Connection Fillet ，并去掉其中的Pin选项，进行优化即可。想要删除的话，则只选Line smoothing中的dangling Lines进行优化。注意：如无特殊要求，现在我们不再进行此项优化。
21.怎么定义thermal-relief 中过孔与shape连线的线宽?
在 Allegro的Setup－&constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。在铺铜时注意shape－&parameters里一些线宽的定义是否设置成DRC Value。
22.如何优化布线而且不改变布线的总体形状?
布线完成之后，需要对其进行优化，一般采用系统自动优化，主要是将直角变为45度，以及线条的光滑性。 Route－&gloss－&parameters，在出现的列表中，选Line smoothing，进行Gloss即可，但有时布线中为了保证走线距离相等，故意走成一些弯曲的线，优化时，点击Line Smoothing左边的方块，只选择convert 90’s to 45’s ，把其他的勾都去掉，这样进行优化时就不会将设计者故意弯曲的走线拉直或变形。
23.怎么铺设Plane层?铺好后怎么修改?
铺铜这一步骤一定要在Allegro中进行，Add－&shapes－&Solid Fill，同时注意在Control工具栏中Active Class选Etch，Subclass选所要铺设的Plane层，如VCC或者GND。然后即可画外框，注意离outline有20 Mil左右的间距。Done之后会进入铺铜的操作界面，选Edit－&Change net（by name）给Plane层命名。在shape—&parameters确定是否使用了Anti Pad和Thermal relief，接着选Void－&Auto，软件会自动检测Thermal relief，完成之后会有log汇报，如果没有任何错误既可铺设shape，shape－&Fill 。如果铺好之后又有过孔的改动，需要重新铺铜，则应选Edit－&shape，点在shape上，然后右击鼠标选done，这样就会自动将连接在 shape上的Thermal relief删除，不能硬删铺铜的shape层，否则那些Thermal relief将遗留在Plane层上。
24.布线完成之后如果需要改动封装库该如何处理?
在器件摆放结束后，如果封装库有改动，可以Place－&update symbols，如果是pad有变化，注意要在update symbol padstacks前打勾。布线完成之后尽量避免封装库的改动，因为如果update，连接在Pin上的连线会随Symbol一起移动，从而导致许多连线 的丢失，具体解决办法有待于研究。
25.为什么*.brd 无法存盘?
遇到这种情况注意看屏幕下方的空白栏的提示，有可能是硬盘空间不够，还有一种可能是因为数据库出错，软件会自动存盘为*.SAV文件，这时可以重新进入 Cadence（可能需要重起动），打开*.SAV，再另存为*.brd 。或在Dos下运行DBFix .SAV，会自动将其转换为*.brd文件，然后即可调用。
26.Allegro有哪些在Dos下的数据库修正命令?
有时Allegro会出现一些非法超作，导致一些数据出错，我们可以在Dos方式下，在工作目录下（即physical目录下），运行一些修正命令，如Dbcheck *.brd , 或Dbfix *.brd 。不过实际中这些命令好像效果不大。
27.如何在Specctra Quest里使用IBIS模型进行仿真?
首 先将IBIS模型转化为*.dml文件。在Specctra Quest SI expert中Analyze－&Si/EMI SI－&library，在出现的新窗口的右下角，点击translate－&ibis2signoise，然后在browse里选 择*.ibs文件，将其转化为*.dml文件。然后在Analyze－&SI/EMI SI－&model Assign中将所有的器件加载对应的模型。然后就可以用probe提取信号线进行仿真了。
28.生成Gerber file要哪些文件?如何产生?
在PCB布线完成以后，所做的最后一项工作就是产生生产厂家所需要的光绘文件，具体步骤在Allegro工具下完成。在Manufacture 菜单下点击Artwork 选项， 则出现一个artwork control form窗口。所提供的光绘文件除了包括已产生的TOP, GND, S1, S2, VCC, BOTTOM6层,还应包括silkscreen_top, silkscreen_botom, soldermask_top, soldermask_bottom, pastemask_top, pastemask_bottom, drill drawing file, 及drill hole。我们以制作Silkscreen的top层为例。
1） 在Allegro窗口中，点击color 图标，在产生的窗口中，global visibility 选择all invisibility， 关掉所有的显示。
2） 在group 选择Geometry. 然后选中所有的subclass(Board_Geometry , package
Geometry)下的silkscreen_top 。
3） 同样在Group/ manufacture 中选择Autosilk_top 。 在Group/components ，subclass REF DES 中选择 silkscreen。
4） 选择OK按钮 ，则在Allegro窗口中出现 silkscreen_top层 。
5） 在artwork control form 窗口，右键点击Bottom ，在下拉菜单中选择add ,& 则在出现的窗口中输入：silkscreen_top, 点击O.K ， 则在avilibity films 中出现了新加的silkscreen_top。
注意：在FILM opition选中Use Aperure Rotation, 在Underined line width 中填写5（或10） ，来定义还没有线宽尺寸的线的宽度。
按照上面的步骤，产生silkscreen_bottom层。soldermask_top和 soldermask_bottom 层分别在：Gemoetry 组和Stackup 组（选择PIN 和VIA子集）；Pastemask_top 和Pastemask_bottom 分别在Stackup组（选择PIN 和VIA子集）；DrillDraw 包括Group组/Board Geometry中的outline、Dimension 和Manufacturing 中的 Ncdrill_Legend。这样，按照上面的步骤，分别添加上述各层。然后在 Artwork control form 窗口中，点击Select All& 选中所有层 ， 再点击 Apertures….按钮， 出现一新的窗口EditAperture Wheels, 点击EDIT， 在新出现的窗口中点击AUTO&按钮，选择with rotation，则自动产生一些Aperture文件。然后点击O.K。在 Artwork control form 中点击 Creatartwork , 则产生了13个art文件。 回到 Allegro 窗口， 在 Manufacture 菜单下点击NC 选项中的Drill tape 菜单，产生一个*.tap 文件。到此，就产生了所有的14个光绘文件。
29.如何调看光绘文件?及如何制作Negtive的Plane层光绘文件?
新建一个空白layout文件，File－&import－&Artwork，然后就可以在browse中选择*.art文件，Manual中 选gerber 6×00。注意不要点OK，点击Load File。在调用Soldermask 时要在display pad targets前打勾。 调用silkscreen层时，可能会发现没有器件名标志。这是因为在上面制作光绘文件时，Underined line width没有定义宽度，而在以前制作封装库时，silk_screen层时标注的Ref也没有定义宽度，则在调用时会不显示。另外如果想制作 Negtive的光绘文件。在制作光绘文件时，Gnd和Vcc层的Plot mode选为Negative就行。（完）
& 10:43:23&
回 复：Allegro PCB设计常见疑惑
回复内容：}