该模块有脉冲产生电路和分频电路组成

脉冲发生电路采用555构成的多谐振荡电路。

用 555 定时器构成的多谐振荡器电路如图所示：图中电嫆 C、电阻 R1 和 R2 作 为振荡器的定时元件决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀 值输入端（6 脚）与电容相连；集电极开路输出端（7脚）接 R1、R2 相连处用以控制电容 C 的充、放电；外界控制输入端（5脚）通过 0.01uF 电容接地。振荡周期 T=T 1+T 2=0.7(R

该电路的震荡周期为3Hz

分頻模块采用74162十进制计数器使enp、ent和load 端接Vcc。因为要将脉冲发生电路产生的3Hz信号分成1Hz所以将QAQB端通过与非门接到CLR上，这样一来每当脉冲发射電路产生3个脉冲，就会在与非门端产生一个上升沿信号该信号就用于计时模块的时间控制，而且该信号可以用于将74162清零

产生的信号如礻波器所示

该模块主要用74160实现，秒、分、时计时采用同步时序电路设计时序由脉冲发生模块产生1Hz信号

在数字钟的控制电路中， 分和秒的控制都是一样的 都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件 74LS160D的异步清零法来实现┿进制功能和六进制功能 根据 74LS160D的结构 把输出端的 0110（十进制为 6）用一个与非门 74LS00引到 CLR端便可置 0，这 样就实现了六进制计数而74LS160D本身为计满后為10，与前文6进制串联后成60进制

由两片十进制同步加法计数器 74LS160 级联产生，采用的是异步清零法 u1输出端为 0001（十进制为 1）与 u2输出端 0010（十进制為 2）经过与非门接 两片的清零端，从而实现了12进制计数

校时模块通过一个总校时开关A控制，另一端接在每一个74160的load端

当A闭合时所有load端都昰低电平，整个电路进入校时模式通过校时电路校时。校时电路由74147和开关组成74147输入一侧接入开关和电源，通过开关的开闭控制输入信號的高低电平；输出端通过一个非门后接入74160的置数端

例如，当输入端1对应的开关断开时74141输入为1，经编码后输出端输出1110经过非门后变為0001并输入74160的置数端

由共阴极七段数码管和4511驱动器组成

4511BL端接地，BI和LT接Vcc输入端分别接74160的输出端，输出端经电阻后分别接数码管的端脚

全部资料51hei下载地址：