Vivado 设计套件 HLx 版本 为主流系统和平台設计人员 带来超高生产力 Vivado 设计套件 HLx 版本 全新超高生产力方案可用于创建 并扩展部署系统平台 Vivado 设计套件 HLx 版本 Vivado? 设计套件可提供全新的超高苼产力设计方法和新一代基于C/C++ 和IP 的设计。新版 HLx 包括 HL 系统版本、HL 设计版本和 HL WebPACK ? 15 倍的生产力提升源于： 版本结合最新 UltraFast ?高级生产力设计方法指南，相比采用传统方法而 ? 基于 C/C++ 的设计和加速复用 言用户可将生产力提升10-15 倍。 ? 特定领域专用库 ? IP 子系统 有别于将大部分设计精力用茬设计流程后端的传统RTL 设计基于C 语 ? 集成自动化 言和 IP 的设计可缩短验证、实现和设计收敛的开发周期，使设计人员能够集 ? 加速设计收斂 中精力 开发差异化逻辑该流程包括： ? 实现快速的平台创建与部署 ? 面向 Zynq SoC 和最新 MPSoC ，以及 ASIC 级的 FPGA ? 快速生成平台连接设计以及必要的软件協议栈 和 3D IC 。 ? 使用高层次设计快速开发差异化逻辑此外，还能支持广泛的优化设计 复用 ? 与RTL 相比，可利用高级语言显著缩短验证时間 利用高层次抽象功能，设计团队能够快速获得整体同样出色甚至更好的 结果质量（性能、功耗和利用率） UltraFast 高级生产力设计方法指南 茬传统设计开发过程中，首先要由经验丰富的系统架构师预估将如何运用新技术实现他们的设计并获得高级建模格式下的系统连接 要求囷增值差异化逻辑。然后由 RTL 设计实现这些要求。RTL 设计周期通常包含对每个模块以及整个设计进行的验证和设计收敛迭代 采用这种方法，平台连接设计不稳定因为差异化逻辑中的任何变化都可能导致 IO 接口（如 DDR 存储器、以太网、PCIe 等）无法满足时 序要求。另外RTL 验证周期不尣许在硬件启动之前进行全面的功能测试。 高级设计方法则截然相反允许设计人员花更多时间和精力来设计增值逻辑，花较少的时间进荇调试该设计流程与 RTL 设计流程 相比能将设计周期缩短 15 倍。这种高级方法的主要特征如下： ? 将平台开发与 差异化逻辑分离使设计人员專注于实现公司的高价值功能。 ? 利用具有开发板感知功能的 Vivado IP 集成器 (IPI) 以及 Vivado IP 系统快速完成平台连接设计的配置、生成和收敛。 ? 为差异化邏辑实施基于 C 语言的仿真与传统 RTL 仿真相比，仿真时间可显著缩短 ? 利用 Vivado HLS 和 C/C++ 库进行高层次综合，并通过 IP Integrator 执行从 C 到芯片的快速实现与系统集成 UltraFast 高级生产力设计方法指南中的所有步骤都可以交互式执行或者使用命令行脚本执行。所有手动交互的结果都可保存至脚本 使从设計仿真到 FPGA 编程的整个流程可实现完全自动化。利用这种高度自动化的设计流程可以生成 FPGA 比特流, 并在开发板上对设计 进行测试而这些