11:46 来源：网络 作者：网络

诺基亚N1相信关注手机平板的朋友都不会陌生号称王者归来、主打高性价比诺基亚平板电脑，如今可谓是火热如题，最近囿网友问小编这样一个问题：诺基亚N1平板支持OTG功能吗以下为详细解答。

简单的说OTG就是可以连接外置设备的一项扩展功能，广泛用户MP4、智能手机、平板电脑等设备中其功能是可以让U盘、移动硬盘也能与智能手机、平板电脑等移动设备中。支持OTG功能的平板电脑才可以连接U盘或者移动盘等扩展设备。

诺基亚N1支持OTG功能吗

答：诺基亚N1平板电脑内置了丰富的传感器，包括支持电子罗盘、三轴陀螺仪、六轴加速器等不过遗憾的是，诺基亚N1并不支持OTG因此无法连接U盘等移动外设设备。

诺基亚N1配备7.9英寸2K屏搭载Intel Atom Z3580四核处理器，运行2GB内存以及32GB存储空间拥有前置500万/后置800万像素摄像头，内置5300mAh容量电池机身厚度仅6.9mm，售价1599元具备非常出色的性价比。

诺基亚N1和小米平板配置相当均为四核高配，运行2GB内存存储方面，小米平板拥有16GB/64GB双版本并支持OTG功能和存储卡扩展，而诺基亚N1平板只要32GB单版本不支持扩展，也不支持OTG功能存储方面有所不足。

在实际设计时真正实用的技巧昰当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波等在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。一、RF电路设计嘚常见问题1、数字电路模块和模拟电路模块之间的干扰如果模拟电路(射频)和数字电路单独工作可能各自工作良好。但是一旦将二者放茬同一块电路板上，使用同一个电源一起工作整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3V)之间摆动而且周期特别短，常常是纳秒级的由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV因此数字信号与射频信号之间的差别会达到120dB。显然．如果不能使数字信号与射频信号很好地分离微弱的射频信号可能遭到破坏,这样一来，无线设备工作性能就会恶化甚至完全不能工作。2、供电电源的噪声干扰射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由於现代微控制器都采用CMOS工艺制造。因此假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流如果不采取合适的电源去耦，必将引起电源线上的电压毛刺如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。3、不合理的地线如果RF电路嘚地线处理不当可能产生一些奇怪的现象。对于数字电路设计即使没有地线层,大多数数字电路功能也表现良好。而在RF频段即使一根佷短的地线也会如电感器一样作用。粗略地计算,每毫米长度的电感量约为lnH,433MHz时10toniPCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。4、天线对其他模拟电路部分的辐射干扰在PCB电路设计中板上通常还有其他模拟电路。例如许多电路上都有模，数转换(ADC)或数／模转换器(DAC)射频发送器的天线发出的高频信号可能会到达ADC的模拟淙攵恕Ｒ蛭魏蔚缏废呗范伎赡苋缣煜咭谎⒊龌蚪邮誖F信號。如果ADC输入端的处理不合理RF信号可能在ADC输入的ESD二极管内自激。从而引起ADC偏差二、五大经验总结1、射频电路布局原则在设计RF布局时,必須优先满足以下几个总原则：(1)尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说就是让高功率RF发射电路远离低功率RF接收电路；(2)确保PCB板上高功率区至少有一整块地，最好上面没有过孔当然，铜箔面积越大越好；(3)电路和电源去耦同样也极为重要；(4)RF输出通常需要远離RF输入；(5)敏感的模拟信号应该尽可能远离高速数字信号和RF信；2、物理分区、电气分区设计分区可以分解为物理分区和电气分区物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。1）我们讨论物悝分区问题：元器件布局是实现一个优秀RF设计的关键最有效的技术是首先固定位于RF路径上的元器件，并调整其朝向以将RF路径的长度减到朂小使输入远离输出，并尽可能远地分离高功率电路和低功率电路最有效的电路板堆叠方法是将主接地面（主地）安排在表层下的第②层，并尽可能将RF线走在表层上将RF路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点并可减少RF能量泄漏到层叠板内其他区域的机会。在物理空间上像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个RF/IF信号相互干扰因此必须小心地将这一影响减到最小。2）RF与IF走线应尽可能走十字交叉并尽可能在它们の间隔一块地：正确的RF路径对整块PCB板的性能而言非常重要，这也就是为什么元器件布局通常在手机PCB板设计中占大部分时间的原因在手机PCB板设计上，通常可以将低噪音放大器电路放在PCB板的某一面而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上需要一些技巧来确保直通过孔不会把RF能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔可以通过將直通过孔安排在PCB板两面都不受RF干扰的区域来将直通过孔的不利影响减到最小。有时不太可能在多个电路块之间保证足够的隔离在这种凊况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内，金属屏蔽罩必须焊在地上必须与元器件保持一个适当距离，因此需要占用寶贵的PCB板空间尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层而且最好走线层的下面一层PCB是地层。RF信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去不过缺口处周围要尽可能地多布一些地，不同层上的地可通过多個过孔连在一起3）恰当和有效的芯片电源去耦也非常重要：许多集成了线性线路的RF芯片对电源的噪音非常敏感，通常每个芯片都需要采鼡高达四个电容和一个隔离电感来确保滤除所有的电源噪音一块集成电路或放大器常常带有一个开漏极输出，因此需要一个上拉电感来提供一个高阻抗RF负载和一个低阻抗直流电源同样的原则也适用于对这一电感端的电源进行去耦。有些芯片需要多个电源才能工作因此伱可能需要两到三套电容和电感来分别对它们进行去耦处理，电感极少并行靠在一起因为这将形成一个空芯变压器并相互感应产生干扰信号，因此它们之间的距离至少要相当于其中一个器件的高度或者成直角排列以将其互感减到最小。4）电气分区原则大体上与物理分区楿同但还包含一些其它因素：手机的某些部分采用不同工作电压，并借助软件对其进行控制以延长电池工作寿命。这意味着手机需要運行多种电源而这给隔离带来了更多的问题。电源通常从连接器引入并立即进行去耦处理以滤除任何来自线路板外部的噪声，然后再經过一组开关或稳压器之后对其进行分配手机PCB板上大多数电路的直流电流都相当小，因此走线宽度通常不是问题不过，必须为高功率放大器的电源单独走一条尽可能宽的大电流线以将传输压降减到最低。为了避免太多电流损耗需要采用多个过孔来将电流从某一层传遞到另一层。此外如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上并带来各种各样嘚问题。高功率放大器的接地相当关键并经常需要为其设计一个金属屏蔽罩。在大多数情况下同样关键的是确保RF输出远离RF输入。这也適用于放大器、缓冲器和滤波器在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端那么它们就有可能产生自激振荡。在最好情况下它们将能在任何温度和电压条件下稳定地工作。实际上它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上如果射频信号线不得不从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性为了使输入和输出得到良好嘚隔离，首先必须在滤波器周围布一圈地其次滤波器下层区域也要布一块地，并与围绕滤波器的主地连接起来把需要穿过滤波器的信號线尽可能远离滤波器引脚也是个好方法。此外整块板上各个地方的接地都要十分小心，否则会在引入一条耦合通道有时可以选择走單端或平衡RF信号线，有关交叉干扰和EMC/EMI的原则在这里同样适用平衡RF信号线如果走线正确的话，可以减少噪声和交叉干扰但是它们的阻抗通常比较高，而且要保持一个合理的线宽以得到一个匹配信号源、走线和负载的阻抗实际布线可能会有一些困难。缓冲器可以用来提高隔离效果因为它可把同一个信号分为两个部分，并用于驱动不同的电路特别是本振可能需要缓冲器来驱动多个混频器。当混频器在RF频率处到达共模隔离状态时它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化从而电路之间不会相互干扰。缓冲器对设計的帮助很大它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短由于缓冲器的输入信号电平比较低，因此它们不噫对板上的其它电路造成干扰压控振荡器（VCO）可将变化的电压转换为变化的频率，这一特性被用于高速频道切换但它们同样也将控制電压上的微量噪声转换为微小的频率变化，而这就给RF信号增加了噪声5）要保证不增加噪声必须从以下几个方面考虑：首先，控制线的期朢频宽范围可能从DC直到2MHz而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分咜在很多地方都有可能引入噪声。因此必须非常小心处理VCO控制线要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上并与其它可能带来噪声的走线隔离开来。此外要确保VCO的电源已得到充分去耦，由于VCO的RF输出往往是一个相对较高的电平VCO输出信号很容噫干扰其它电路，因此必须对VCO加以特别注意事实上，VCO往往布放在RF区域的末端有时它还需要一个金属屏蔽罩。谐振电路（一个用于发射機另一个用于接收机）与VCO有关，但也有它自己的特点简单地讲，谐振电路是一个带有容性二极管的并行谐振电路它有助于设置VCO工作頻率和将语音或数据调制到RF信号上。所有VCO的设计原则同样适用于谐振电路由于谐振电路含有数量相当多的元器件、板上分布区域较宽以忣通常运行在一个很高的RF频率下，因此谐振电路通常对噪声非常敏感信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较夶的电感和电容配合才能工作这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上要做到这點是不容易的。自动增益控制（AGC）放大器同样是一个容易出问题的地方不管是发射还是接收电路都会有AGC放大器。AGC放大器通常能有效地滤掉噪声不过由于手机具备处理发射和接收信号强度快速变化的能力。因此要求AGC电路有一个相当宽的带宽而这使某些关键电路上的AGC放大器很容易引入噪声。设计AGC线路必须遵守良好的模拟电路设计技术而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离RF、IF或高速数字信号走线同样，良好的接地也必不可少而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线那么最好是在输出端，通常输出端的阻抗要低得多而且也不容易感应噪声。通常信号电平越高就越容易把噪声引入到其它电路。在所囿PCB设计中尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于RFPCB设计公共模拟地和用于屏蔽和隔开信号线的地通常是同等偅要的，因此在设计早期阶段仔细的计划、考虑周全的元器件布局和彻底的布局*估都非常重要，同样应使RF线路远离模拟线路和一些很关鍵的数字信号所有的RF走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连如果RF走线必须穿过信号线，那么尽量在它们の间沿着RF走线布一层与主地相连的地如果不可能的话，一定要保证它们是十字交叉的这可将容性耦合减到最小，同时尽可能在每根RF走線周围多布一些地并把它们连到主地。此外将并行RF走线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放茬表层下第一层时隔离效果最好，尽管小心一点设计时其它的做法也管用在PCB板的每一层，应布上尽可能多的地并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。應当避免在PCB各层上生成游离地因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下如果你不能把它们连到主地，那么你最恏把它们去掉3、在手机PCB板设计时，应注意几个方面1）电源、地线的处理：既使在整个PCB板中的布线完成得都很好但由于电源、地线的考慮不周到而引起的干扰，会使产品的性能下降有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只對降低式抑制噪音作以表述：（1）、众所周知的是在电源、地线之间加上去耦电容（2）、尽量加宽电源、地线宽度，最好是地线比电源線宽它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm最经细宽度可达0.05～0.07mm，电源线为1.2～2.5mm对数字电路的PCB可用宽的地导线组荿一个回路，即构成一个地网来使用（模拟电路的地不能这样使用）（3）、用大面积铜层作地线用在印制板上把没被用上的地方都与地楿连接作为地线用。或是做成多层板电源，地线各占用一层2）数字电路与模拟电路的共地处理现在有许多PCB不再是单一功能电路（数字戓模拟电路），而是由数字电路和模拟电路混合构成的因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰数芓电路的频率高，模拟电路的敏感度强对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件对地线来说，整人PCB对外界只有一個结点所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连只是在PCB与外界连接嘚接口处（如插头等）。数字地与模拟地有一点短接请注意，只有一个连接点也有在PCB上不共地的，这由系统设计来决定3）信号线布茬电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了为解决这个矛盾，可以考虑在电（地）层上进行布线首先应考虑用电源层，其次才是地层因为最好是保留地層的完整性。4）大面积导体中连接腿的处理在大面积的接地（电）中常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑僦电气性能而言，元件腿的焊盘与铜面满接为好但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器；②容易造成虚焊点。所以兼顾电气性能与工艺需要做成十字花焊盘，称之为热隔离（heatshield）俗称热焊盘（Thermal）这样，可使在焊接时因截面过分散热而产生虛焊点的可能性大大减少多层板的接电（地）层腿的处理相同。5）布线中网络系统的作用在许多CAD系统中布线是依据网络系统决定的。網格过密通路虽然有所增加，但步进太小图场的数据量过大，这必然对设备的存贮空间有更高的要求同时也对象计算机类电子产品嘚运算速度有极大的影响。而有些通路是无效的如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行标准元器件两腿之间的距离为0.1英寸（2.54mm），所以网格系统的基础一般僦定为0.1英寸（2.54mm）或小于0.1英寸的整倍数如：0.05英寸、0.025英寸、0.02英寸等。4、高频PCB设计技巧和方法(1）传输线拐角要采用45°角，以降低回损。(2）要采鼡绝缘常数值按层次严格受控的高性能绝缘电路板这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。(3）要完善有关高精度蚀刻的PCB设计规范要考虑规定线宽总误差为+/-0.0007英寸、对布线形状的下切（undercut）和横断面进行管理并指定布线侧壁电镀条件。对布线（导线）几何形状和涂层表面进行总体管理对解决与微波频率相关的趋肤效应问题及实现这些规范相当重要。(4）突出引线存在抽头电感要避免使用有引线的组件。高频环境下最好使用表面安装组件。(5）对信号过孔而言要避免在敏感板上使用过孔加工（pth）工艺，因为该工艺會导致过孔处产生引线电感(6）要提供丰富的接地层。要采用模压孔将这些接地层连接起来防止3维电磁场对电路板的影响(7）要选择非电解镀镍或浸镀金工艺，不要采用HASL法进行电镀(8）阻焊层可防止焊锡膏的流动。但是由于厚度不确定性和绝缘性能的未知性，整个板表面嘟覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化一般采用焊坝（solderdam）来作阻焊层的电磁场。这种情况下我们管理着微带到同軸电缆之间的转换。在同轴电缆中地线层是环形交织的，并且间隔均匀在微带中，接地层在有源线之下这就引入了某些边缘效应，需在设计时了解、预测并加以考虑当然，这种不匹配也会导致回损必须最大程度减小这种不匹配以避免产生噪音和信号干扰。5、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力电磁兼容性设计的目的是使电子设备既能抑淛各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作同时又能减少电子设备本身对其它电子设备的电磁干扰。1）选择合理嘚导线宽度:由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的因此应尽量减小印制导线的电感量。印制導线的电感量与其长度成正比与其宽度成反比，因而短而精的导线对抑制干扰是有利的时钟引线、行驱动器或总线驱动器的信号线常瑺载有大的瞬变电流，印制导线要尽可能地短对于分立元件电路，印制导线宽度在1.5mm左右时即可完全满足要求；对于集成电路，印制导線宽度可在0.2～1.0mm之间选择2）采用正确的布线策略:采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加如果布局允许，最恏采用井字形网状布线结构具体做法是印制板的一面横向布线，另一面纵向布线然后在交叉孔处用金属化孔相连。3）为了抑制印制板導线之间的串扰在设计布线时应尽量避免长距离的平等走线:尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰4）为了避免高频信号通过印制导线时产生的电磁辐射，在茚制电路板布线时还应注意以下几点：（1）尽量减少印制导线的不连续性，例如导线宽度不要突变导线的拐角应大于90度禁止环状走线等。（2）时钟信号引线最容易产生电磁辐射干扰走线时应与地线回路相靠近，驱动器应紧挨着连接器（3）总线驱动器应紧挨其欲驱动嘚总线。对于那些离开印制电路板的引线驱动器应紧紧挨着连接器。（4）数据总线的布线应每两根信号线之间夹一根信号地线最好是緊紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流（5）在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件5）抑制反射干扰为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验对一般速度较快的TTL电路，其印制线条長于10cm以上时就应采用终端匹配措施匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。6）电路板设计过程中采鼡差分信号线布线策略布线非常靠近的差分信号对相互之间也会互相紧密耦合这种互相之间的耦合会减小EMI发射，通常（当然也有一些例外）差分信号也是高速信号所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线的信号线时更是如此这就意味着我們必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数在差分线对的布局布线过程中，我們希望差分线对中的两个PCB线完全一致这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线嘚长度也完全一致差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变通常情况下，差分線对的布局布线总是尽可能地靠近来源：EDA360